**对比文件名称**：2013-05-09_US2013113068A_发明申请_US20130113068A1 LOW-K DIELECTRIC PROTECTION SPACER FOR PATTERNING THROUGH SUBSTRATE VIAS THROUGH A LOW-K WIRING LAYER
**目标专利名称**：280用于晶片翘曲减小的应力缓解结构CN106165094B
**本次调用的模型名称**：DeepSeek-R1
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **特征A：包括：支撑第一沉积层间电介质的基板** | 对比文件说明书[0022]段：“...the IC package 100 includes a substrate (e.g., a silicon wafer) 102... Above the STI region 150 is an inter-layer dielectric (ILD) layer 120... Above the ILD 120 is the low-K interconnect layer (module) 130.” | **未直接公开，也未隐含公开**。对比文件公开了基板（substrate 102）以及其上方的ILD层120和低K互连模块130。然而，目标专利说明书（如第[0051]段）明确其基板（如玻璃基板）用于“支撑第一导电栈和第二导电栈”，并且其“第一沉积层间电介质”是特定地、选择性地仅沉积在第一导电层上的绝缘层（如说明书图2A，第一层间电介质110仅围绕第一导电层104）。对比文件中的基板102支撑的是整个互连结构（包括FEOL和BEOL层），其ILD 120是作为接触ILD或低K IMD（如[0022]段所述）的通用层，用于保护前端器件并提供电隔离，并非特定用于支撑一个选择性的、仅覆盖特定导电层的“第一沉积层间电介质”。两者的作用（通用隔离 vs. 选择性应力缓解结构的一部分）和结构关系不同。本领域技术人员无法从对比文件毫无疑义地得出或合理推断出目标专利中定义的“支撑第一沉积层间电介质的基板”这一特定技术特征。 |
| **特征B：包括后端制程（BEOL）导电层的第一导电栈，所述第一导电栈处于相对于所述基板的第一标高处，** | 对比文件说明书[0022]段：“As shown in FIG. 1, the low-K interconnect module 130 include BEOL layers 136, 138, and 140 formed within low-K inter-metal dielectric (IMD) layers. Representatively, the low-K interconnect module 130 includes a first BEOL interconnect layer 136... a second BEOL interconnect layer 138... a third BEOL interconnect layer 140...” | **未直接公开，也未隐含公开**。对比文件确实公开了包含BEOL导电层（136， 138， 140）的结构，这些层相对于基板102处于不同的高度（或标高）。然而，目标专利中的“第一导电栈”是一个特定的、为缓解应力而设计的结构单元，其定义包含特定的层叠顺序和空间关系（如特征C所述），并且其“标高”概念与基板有源表面到特定层邻近表面的距离相关（见说明书第[0047]-[0049]段）。对比文件中的BEOL层（136， 138， 140）是作为互连模块130的一部分，其目的是实现电路互连并为TSV蚀刻提供保护环境（见[0004]，[0021]段），而非构成一个独立的、用于应力缓解的“导电栈”。两者虽然都包含BEOL层，但技术概念、结构划分和所要解决的技术问题不同。本领域技术人员无法从对比文件中毫无疑义地得出或合理推断出目标专利权利要求中定义的“第一导电栈”及其特定的“第一标高”概念。 |
| **特征C：其中第一导电栈包括第一导电层直接在所述基板的表面上、第一沉积层间电介质仅在第一导电层的表面上、第二沉积电介质层在第一导电层上、第二导电层在第二沉积电介质层上、以及第三导电层直接在第一沉积层间电介质上并且通过第一通孔耦合到第一导电层** | 对比文件说明书[0022]段：“...the low-K interconnect module 130 includes a first BEOL interconnect layer 136 having conductive lines and an isolation (e.g., etch stop) layer 134. The low-K interconnect module 130 further include a second BEOL interconnect layer 138 including vias 143 and 147-149, conductive lines 144 and 146, and an isolation (e.g., etch stop) layer 132. The low-K interconnect module 130 further include a third BEOL interconnect layer 140 including via 141 and conductive line 142...” | **未直接公开，也未隐含公开**。对比文件公开了多个导电层（如136， 144/146， 142）、电介质层（如低K IMD）、通孔（如141， 143， 147-149）以及隔离层（132， 134）。然而，目标专利特征C限定了第一导电栈内各层非常具体的位置关系和连接关系：第一导电层直接在基板表面；第一层间电介质**仅**在第一导电层表面；第二电介质层在第一导电层上；第二导电层在第二电介质层上；第三导电层直接在第一层间电介质上并通过通孔耦合到第一导电层。这种精确的层叠顺序（特别是“第一层间电介质仅在第一导电层的表面上”）是目标专利为减少不必要的层间电介质、缓解晶片翘曲而设计的特定结构（参见说明书图2A-3B及相应描述）。对比文件图1展示的BEOL层是连续堆叠的互连结构，低K IMD层（相当于层间电介质）是连续沉积并填充在多个导电层之间的，并非“仅”沉积在某个特定导电层上。此外，对比文件没有公开“第一导电层直接在基板表面上”且上方有“第二沉积电介质层”和“第二导电层”以形成类似MIM电容的结构。两者的层间结构和布局设计原则完全不同（连续互连 vs. 选择性应力缓解结构）。本领域技术人员无法从对比文件的内容推理出该特定结构。 |
| **特征D：以及包括BEOL导电层的第二导电栈，第二导电栈处于相对于所述基板的不同于第一标高的第二标高处，其中第二导电栈包括直接在所述基板表面上的第三导电层。** | 对比文件说明书[0022]段：“...the low-K interconnect module 130 includes a first BEOL interconnect layer 136... a second BEOL interconnect layer 138... a third BEOL interconnect layer 140...”。图1显示这些层处于不同高度。 | **未直接公开，也未隐含公开**。虽然对比文件公开了处于不同高度的多个BEOL层，但并未将这些层中的特定组合定义为独立的“第二导电栈”，更没有公开一个“第二导电栈”包含“直接在所述基板表面上的第三导电层”。在对比文件图1中，最底层的BEOL层（136）与基板102之间还隔有ILD 120和FEOL层110，并非“直接”在基板表面上。目标专利的该特征（结合图3B）旨在通过将不同导电栈的导电层设置在不同标高并直接接触基板，来减少层间电介质，从而缓解应力。对比文件的结构是为了实现多层互连和TSV保护，其BEOL层与基板之间还有其他功能层（ILD， FEOL），且各层是连续堆叠的，不存在目标专利中那种彼此分离、高度不同、且部分导电层直接接触基板的“导电栈”概念。本领域技术人员无法从对比文件得出或推断出该技术特征。 |
| **特征E：其特征在于，所述基板的表面被暴露在第一导电栈与第二导电栈之间。** | 对比文件全文未提及或显示在第一导电栈与第二导电栈（如果将其BEOL层理解为栈）之间暴露基板表面。图1-8显示互连模块130是连续覆盖在基板上的。 | **未直接公开，也未隐含公开**。这是目标专利的核心特征之一，用于减少层间电介质材料，从而减小应力导致的晶片翘曲（参见说明书第[0034]-[0035]，[0040]段，图2A-3B）。对比文件全文均未描述或暗示在互连结构（或任何可类比为“导电栈”的结构）之间暴露基板表面。相反，对比文件的低K互连模块130是连续覆盖在基板上的，其目的是形成完整的互连和保护结构以用于TSV工艺。本领域技术人员阅读对比文件后，不可能推理出需要在结构之间暴露基板表面以缓解应力。 |
| **特征F：其特征在于，包括用第一导电层和第三导电层形成的电感器。** | 对比文件全文未提及电感器。 | **未直接公开，也未隐含公开**。对比文件涉及的是通过低K布线层的穿基板通孔（TSV）的保护间隔物，其描述的互连结构（见图1）用于一般性互连和TSV保护，并未提及或暗示用于形成电感器等无源器件。目标专利的该特征限定了器件的具体应用（形成电感器），而对比文件完全没有公开相关内容。 |
| **特征G：其特征在于，第一导电栈包括用第一导电层、第一导电层与第二导电层之间的第二沉积电介质层、以及第二导电层形成的金属-绝缘体-金属电容器。** | 对比文件全文未提及金属-绝缘体-金属（MIM）电容器。 | **未直接公开，也未隐含公开**。与特征F类似，目标专利的该特征限定了第一导电栈的一种具体应用，即形成MIM电容器。对比文件关注的是TSV蚀刻保护，其互连层用于导电互连和TSV侧壁保护，未提及或暗示用于形成MIM电容器。本领域技术人员无法从对比文件推理出该技术特征。 |
| **特征H：其特征在于，所述集成器件被纳入到音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理（PDA）、位置固定的数据单元、以及计算机中的至少一者中。** | 对比文件说明书[0037]段：“...the remote units may be mobile phones, hand-held personal communication systems (PCS) units, portable data units such as personal data assistants, GPS enabled devices, navigation devices, set top boxes, music players, video players, entertainment units, fixed location data units such as meter reading equipment, or any other device that stores or retrieves data or computer instructions, or any combination thereof.” | **直接公开**。对比文件明确公开了其半导体管芯（包含所公开的低K电介质保护间隔物）可以被纳入移动电话、便携式计算机、PDA、GPS设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、位置固定的数据单元（如抄表设备）等设备中。这与目标专利特征H所列举的设备类型（音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、PDA、位置固定的数据单元、计算机）实质相同。虽然文字表述不完全一致，但所涵盖的设备种类和用途是重合的，本领域技术人员可以毫无疑义地认定对比文件公开了将包含其技术方案的集成器件纳入所述各类电子设备中。 |
### 结论
根据上述分析，对比文件US20130113068A1仅直接公开了目标专利权利要求中的技术特征H。对于技术特征A、B、C、D、E、F、G，对比文件既未直接公开，也未隐含公开。因此，在回答结尾应插入对应技术特征H被直接公开的代码。
<<<H>>>