返回项目页面
对比文件列表
1978-06-13_US4095278A_发明授权_US4095278A Instruction altering system_+++D_N+++.docx
2026-03-19 23:44
1989-10-19_WO1989009962A_发明申请_WO1989009962A1 METHOD AND APPARATUS FOR IMPROVED EXECUTION OF INSTRUCTION SEQUENCES_+++d_n_o+++.docx
2026-03-19 23:44
2000-04-11_US6049860A_发明授权_US6049860A Pipelined floating point stores_+++D+++.docx
2026-03-19 23:44
2002-11-28_US2002178346A_发明申请_US20020178346A1 Lowering priority and elimination scheme for useless instructions_+++D_O+++.docx
2026-03-19 23:44
2004-03-04_US2004044878A_发明申请_US20040044878A1 Synchronisation between pipelines in a data processing apparatus_+++D_O_a_b_c_e_f_g_h_k_l_m_n+++.docx
2026-03-19 23:44
2004-08-18_CN1521623A_发明公开_CN1521623A 编译设备和编译方法_+++d_o+++.docx
2026-03-19 23:44
2004-08-19_JP2004234126A_发明专利_JP2004234126A Compiler and compiling method_+++d_f_o+++.docx
2026-03-19 23:44
2005-12-15_JP2005538439A_发明专利_JP2005538439A Synchronization between the pipeline in a data processing device_+++d+++.docx
2026-03-19 23:44
2006-08-29_US7100021B_发明授权_US07100021B1 Barrier synchronization mechanism for processors of a systolic array_+++B_K_c_d+++.docx
2026-03-19 23:44
2008-07-08_US7398358B_发明授权_US07398358B2 Method and apparatus for high performance branching in pipelined microsystems_+++D_N+++.docx
2026-03-19 23:44
2008-12-04_US2008301342A_发明申请_US20080301342A1 Device Directed Memory Barriers_+++d+++.docx
2026-03-19 23:44
2010-09-09_JP2010530571A_发明专利_JP2010530571A Memory barrier destined for the device_+++A_B_E_G_H_c_d_f_i_j_k_l_m_n_o+++.docx
2026-03-19 23:44
2010-09-28_US7805592B_发明授权_US07805592B2 Early resolving instructions_+++D_n_o+++.docx
2026-03-19 23:44
2011-07-07_WO2011081718A_发明申请_WO2011081718A2 MECHANISMS TO ACCELERATE TRANSACTIONS USING BUFFERED STORES_+++d_i_k_m+++.docx
2026-03-19 23:44
2011-10-20_US2011258415A_发明申请_US20110258415A1 APPARATUS AND METHOD FOR HANDLING DEPENDENCY CONDITIONS_+++d_f_k+++.docx
2026-03-19 23:44
2012-07-12_AU2010337318A_发明专利_AU2010337318A1 Mechanisms to accelerate transactions using buffered stores_+++d_i_j+++.docx
2026-03-19 23:44
2012-09-19_KR1020120103715A_发明公开_KR1020120103715A 버퍼링된 저장을 이용하여 트랜잭션들을 가속화하기 위한 메커니즘들_+++d+++.docx
2026-03-19 23:44
2012-10-17_CN102741806A_发明公开_CN102741806A 使用缓冲存储加速事务的机构_+++b_d_i_k+++.docx
2026-03-19 23:44
EP2972787A1_Description_20260310_0117_+++A_B_C_D_E_F_G_H_K_L_M_N_O_i_j+++.docx
2026-03-19 23:44
JP2013242876A_Description_20260310_0117_+++d_i+++.docx
2026-03-19 23:44
US2004068597A1_Description_20260310_0117_+++d_f_k_l_m_o+++.docx
2026-03-19 23:44
US2011145512A1_Description_20260310_0117_+++d+++.docx
2026-03-19 23:44
US2013290683A1_Description_20260310_0117_+++D_N_O+++.docx
2026-03-19 23:44
2000-04-11_US6049860A_发明授权_US6049860A Pipelined floating point stores_+++D+++.docx

对比文件名称:2000-04-11_US6049860A_发明授权_US6049860A Pipelined floating point stores

目标专利名称:消除指令处理电路中的冗余同步屏障和相关处理器系统、方法以及计算机可读媒体CN105009074B

本次调用模型名称:DeepSeek-R1

### 特征比对表格

技术特征描述及公开性判断结果对比文件原文引用公开性论述
**A:检测第一指令,所述第一指令指示关于计算机架构需要后续同步屏障且所述计算机架构允许由计算机硬件自动地执行同步操作的操作**<br>**《未公开》**无对应内容。对比文件全文未提及“同步屏障(synchronization barrier)”、“ISB”、“同步事件(synchronization event)”或类似概念。对比文件讨论的是浮点存储指令的数据依赖解决。根据目标专利说明书[0029]、[0039]-[0040]及图2、图5,特征A中的“第一指令”例如是MCR指令,其指示一个操作,该操作根据计算机架构(如ARM架构)要求后续必须有软件同步屏障(如ISB指令),同时也允许硬件自动执行同步操作。对比文件(说明书第2-4页)讨论的是浮点存储指令在流水线中的执行问题,其核心在于通过数据转发(external feedback path 220)解决指令间的数据依赖(data dependency),以避免流水线阻塞(stall)。整个对比文件的技术语境是数据依赖的解决和流水线效率优化,与同步屏障、同步事件无关。因此,对比文件未公开该技术特征。
**B:响应于所述第一指令,由所述计算机硬件自动地执行所述同步操作**<br>**《未公开》**无对应内容。特征B是特征A的直接延续,指硬件响应于第一指令自动执行同步操作(如图2中的同步事件44)。对比文件中没有任何描述表明执行某个指令会触发硬件自动执行一个“同步操作”。其描述的硬件操作(如数据转发、流水线推进)是为了解决数据依赖,确保操作数可用,而非为了实现指令或数据流的同步。因此,对比文件未公开该技术特征。
**C:检测由所述计算机硬件响应于所述第一指令自动执行所述同步操作而导致的第一同步事件**<br>**《未公开》**无对应内容。根据目标专利说明书[0028]-[0029]、[0030]-[0031],特征C是检测由硬件自动执行同步操作所导致的事件(如指令同步事件或数据同步事件)。这是识别冗余同步屏障的前提。对比文件完全没有涉及“同步事件”的检测。其控制单元210检测的是“互锁(interlock)”或数据依赖,而非同步事件。两者作用完全不同:前者用于识别潜在的冗余软件屏障,后者用于决定何时进行数据转发以解决依赖。因此,对比文件未公开该技术特征。
**D:检测指令流中的下一个指令**<br>**《直接公开》**“As the store instruction enters the pipeline...” (说明书第4页) “instructions are received into the control unit 210.” (说明书第3页)特征D是指在检测到同步事件后,检测指令流中的下一个指令。这是一个处理器流水线处理指令流的基本、通用步骤。对比文件明确描述了指令进入流水线并被控制单元接收和处理的过程(例如,存储指令进入流水线)。虽然对比文件中检测指令的目的是为了进行数据依赖分析和流水线调度,而目标专利中是为了判断后续指令是否为同步屏障,但“检测指令流中的下一个指令”这一行为本身是相同的。本领域技术人员能够毫无疑义地从对比文件中得出处理器需要检测指令流中下一个指令的技术方案。因此,该特征被直接公开。
**E:确定所述下一个指令是否包括类型对应于所述第一同步事件的同步屏障**<br>**《未公开》**无对应内容。特征E是目标专利的核心,即判断后续指令是否是特定类型(指令同步或数据同步)的同步屏障指令。对比文件从未提及“同步屏障(synchronization barrier)”这类指令。其指令流中的指令是诸如浮点算术、存储等运算指令。确定指令属性的目的是为了解决数据依赖,而不是判断其是否为同步屏障。因此,对比文件未公开该技术特征。
**F:以及响应于确定所述下一个指令包括类型对应于所述第一同步事件的同步屏障,从所述指令流消除所述下一个指令。**<br>**《未公开》**无对应内容。特征F是执行消除冗余同步屏障的优化动作。对比文件解决数据依赖问题的方法是允许依赖指令继续在流水线中推进,并通过数据转发路径获取正确数据(见说明书第4页对“immediate type”数据依赖的处理),而不是从指令流中“消除”或“移除”任何指令。指令始终在流水线中执行并最终完成。因此,对比文件未公开该技术特征。
**G:其中检测所述第一同步事件包括检测指令同步事件**<br>**《未公开》**无对应内容。特征G是对特征C的进一步限定,限定同步事件为指令同步事件。对比文件未涉及任何类型的同步事件,故不可能公开指令同步事件。
**H:并且其中确定所述下一个指令是否包括类型对应于所述第一同步事件的同步屏障包括检测所述下一个指令是否是指令同步屏障。**<br>**《未公开》**无对应内容。特征H是对特征E的进一步限定,限定同步屏障为指令同步屏障(如ISB指令)。对比文件未涉及同步屏障指令。
**I:其中检测所述第一同步事件包括检测数据同步事件**<br>**《未公开》**无对应内容。特征I是对特征C的进一步限定,限定同步事件为数据同步事件。对比文件未涉及任何类型的同步事件。
**J:并且其中确定所述下一个指令是否包括类型对应于所述第一同步事件的同步屏障包括检测所述下一个指令是否是数据同步屏障。**<br>**《未公开》**无对应内容。特征J是对特征E的进一步限定,限定同步屏障为数据同步屏障。对比文件未涉及同步屏障指令。
**K:其中检测所述第一同步事件包括设定同步旗标。**<br>**《未公开》**无对应内容。特征K涉及使用同步旗标来记录同步事件的发生。对比文件中,控制单元210跟踪指令状态和互锁情况,但并未设置用于记录“同步事件”发生的“同步旗标”。其目的是管理流水线推进和数据转发,而非标记同步事件以备后续屏障消除。因此,对比文件未公开该技术特征。
**L:其进一步包括响应于确定所述下一个指令不包括类型对应于所述第一同步事件的同步屏障而清除所述同步旗标。**<br>**《未公开》**无对应内容。特征L是特征K的后续操作。由于对比文件未公开“同步旗标”,因此也不存在清除该旗标的操作。
**M:其中确定所述下一个指令是否包括类型对应于所述第一同步事件的同步屏障包括确定是否设定所述同步旗标。**<br>**《未公开》**无对应内容。特征M涉及利用同步旗标来判断下一个指令是否为冗余同步屏障。对比文件未公开“同步旗标”及其在此判断中的作用。
**N:其中从所述指令流消除所述下一个指令包括用指示无操作的指令代替所述指令流中的所述下一个指令。**<br>**《未公开》**无对应内容。特征N是特征F的一种具体实施方式,即用NOP指令代替待消除的指令。对比文件没有描述用NOP指令替代任何指令的操作。其优化在于数据通路和调度,而非指令替换。
**O:其中从所述指令流消除所述下一个指令包括从所述指令流移除所述下一个指令。**<br>**《未公开》**无对应内容。特征O是特征F的另一种具体实施方式,即直接从指令流中移除指令。对比文件没有描述从指令流中移除指令的操作。所有进入流水线的指令最终都会被执行。

<<<D>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE