返回项目页面
对比文件列表
1978-06-13_US4095278A_发明授权_US4095278A Instruction altering system_+++D_N+++.docx
2026-03-19 23:44
1989-10-19_WO1989009962A_发明申请_WO1989009962A1 METHOD AND APPARATUS FOR IMPROVED EXECUTION OF INSTRUCTION SEQUENCES_+++d_n_o+++.docx
2026-03-19 23:44
2000-04-11_US6049860A_发明授权_US6049860A Pipelined floating point stores_+++D+++.docx
2026-03-19 23:44
2002-11-28_US2002178346A_发明申请_US20020178346A1 Lowering priority and elimination scheme for useless instructions_+++D_O+++.docx
2026-03-19 23:44
2004-03-04_US2004044878A_发明申请_US20040044878A1 Synchronisation between pipelines in a data processing apparatus_+++D_O_a_b_c_e_f_g_h_k_l_m_n+++.docx
2026-03-19 23:44
2004-08-18_CN1521623A_发明公开_CN1521623A 编译设备和编译方法_+++d_o+++.docx
2026-03-19 23:44
2004-08-19_JP2004234126A_发明专利_JP2004234126A Compiler and compiling method_+++d_f_o+++.docx
2026-03-19 23:44
2005-12-15_JP2005538439A_发明专利_JP2005538439A Synchronization between the pipeline in a data processing device_+++d+++.docx
2026-03-19 23:44
2006-08-29_US7100021B_发明授权_US07100021B1 Barrier synchronization mechanism for processors of a systolic array_+++B_K_c_d+++.docx
2026-03-19 23:44
2008-07-08_US7398358B_发明授权_US07398358B2 Method and apparatus for high performance branching in pipelined microsystems_+++D_N+++.docx
2026-03-19 23:44
2008-12-04_US2008301342A_发明申请_US20080301342A1 Device Directed Memory Barriers_+++d+++.docx
2026-03-19 23:44
2010-09-09_JP2010530571A_发明专利_JP2010530571A Memory barrier destined for the device_+++A_B_E_G_H_c_d_f_i_j_k_l_m_n_o+++.docx
2026-03-19 23:44
2010-09-28_US7805592B_发明授权_US07805592B2 Early resolving instructions_+++D_n_o+++.docx
2026-03-19 23:44
2011-07-07_WO2011081718A_发明申请_WO2011081718A2 MECHANISMS TO ACCELERATE TRANSACTIONS USING BUFFERED STORES_+++d_i_k_m+++.docx
2026-03-19 23:44
2011-10-20_US2011258415A_发明申请_US20110258415A1 APPARATUS AND METHOD FOR HANDLING DEPENDENCY CONDITIONS_+++d_f_k+++.docx
2026-03-19 23:44
2012-07-12_AU2010337318A_发明专利_AU2010337318A1 Mechanisms to accelerate transactions using buffered stores_+++d_i_j+++.docx
2026-03-19 23:44
2012-09-19_KR1020120103715A_发明公开_KR1020120103715A 버퍼링된 저장을 이용하여 트랜잭션들을 가속화하기 위한 메커니즘들_+++d+++.docx
2026-03-19 23:44
2012-10-17_CN102741806A_发明公开_CN102741806A 使用缓冲存储加速事务的机构_+++b_d_i_k+++.docx
2026-03-19 23:44
EP2972787A1_Description_20260310_0117_+++A_B_C_D_E_F_G_H_K_L_M_N_O_i_j+++.docx
2026-03-19 23:44
JP2013242876A_Description_20260310_0117_+++d_i+++.docx
2026-03-19 23:44
US2004068597A1_Description_20260310_0117_+++d_f_k_l_m_o+++.docx
2026-03-19 23:44
US2011145512A1_Description_20260310_0117_+++d+++.docx
2026-03-19 23:44
US2013290683A1_Description_20260310_0117_+++D_N_O+++.docx
2026-03-19 23:44
2008-12-04_US2008301342A_发明申请_US20080301342A1 Device Directed Memory Barriers_+++d+++.docx

对比文件的名称:2008-12-04_US2008301342A_发明申请_US20080301342A1 Device Directed Memory Barriers

目标专利的名称:消除指令处理电路中的冗余同步屏障和相关处理器系统、方法以及计算机可读媒体CN105009074B

本次调用的模型名称:DeepSeek-R1

技术特征描述以及公开性判断结果对比文件原文引用公开性论述
A:检测第一指令,所述第一指令指示关于计算机架构需要后续同步屏障且所述计算机架构允许由计算机硬件自动地执行同步操作的操作 <br>**未被公开**无直接对应内容。根据目标专利说明书[0040]段,所述“第一指令”例如为MCR指令,其指示的操作(如写入TTBR0)根据计算机架构(如ARM)需要后续软件同步屏障(如ISB),但同时该架构也允许计算机硬件在执行该指令后自动执行同步操作。对比文件全文描述的是“设备导向的内存屏障命令”(device directed memory barrier command),这是一种由软件(总线主设备)明确发出、用于控制特定从设备同步的指令(如ADB、SDB,它们最终在总线互连中被转换为DSB命令)。对比文件没有描述任何指令本身既“需要软件后续同步屏障”又“允许硬件自动执行同步操作”。对比文件中的DSB命令是软件为强制同步而明确发出的屏障指令本身,并非一种在需要软件屏障的同时又允许硬件自动同步的“操作指示”指令。因此,对比文件既未直接公开也未隐含公开该技术特征。
B:响应于所述第一指令,由所述计算机硬件自动地执行所述同步操作 <br>**未被公开**无直接对应内容。目标专利中,硬件自动执行同步操作是对第一指令(如MCR)的响应,是架构允许的自动行为(参见[0039]段)。对比文件中,同步操作(如执行DSB屏障)是总线互连或从设备对明确发出的内存屏障命令(如ADB、SDB或DSB)的响应和执行。这是一种软件命令驱动的、明确的同步操作,而非硬件在响应另一条指令(该指令主要功能非发出屏障)时“自动地”执行的同步操作。对比文件没有公开硬件自动触发同步操作的机制。因此,对比文件既未直接公开也未隐含公开该技术特征。
C:检测由所述计算机硬件响应于所述第一指令自动执行所述同步操作而导致的第一同步事件 <br>**未被公开**无直接对应内容。目标专利中,“第一同步事件”是由硬件自动执行同步操作而导致的事件,需要被“检测”(例如,通过同步事件检测电路34)。对比文件中,确实存在“同步事件”,例如总线互连执行DSB命令并等待从设备响应完成(参见[0040]段及图6时序)。然而,该事件是由软件明确发出的DSB(或ADB/SDB)命令直接导致的,是执行软件命令的结果,并非由硬件响应另一条指令而“自动”执行的操作所导致。对比文件关注的是命令的执行和完成,而非对一种自动触发的“事件”进行检测。因此,对比文件既未直接公开也未隐含公开该技术特征。
D:检测指令流中的下一个指令 <br>**隐含公开**对比文件描述了总线主设备向总线互连发出命令序列,总线互连接收并处理这些命令。例如,[0032]段:“A conventional approach to address such a problem, uses a producer to send a data synchronization barrier (DSB) to the bus interconnect after it has written the entire payload and prior to signaling the consumer.” 这暗示了命令(指令)是按顺序发送和处理的。虽然对比文件没有明确使用“检测指令流中的下一个指令”的表述,但作为本领域技术人员,可以毫无疑义地理解,任何处理来自总线主设备或处理器的命令/指令流的系统(如总线互连309、709)必然需要按顺序接收、缓存(如请求队列318、718)和处理每一个到来的命令/指令。检测下一个到来的命令/指令是处理命令流的基本和必要步骤。因此,该技术特征被对比文件隐含公开。
E:确定所述下一个指令是否包括类型对应于所述第一同步事件的同步屏障 <br>**未被公开**对比文件描述了总线互连对接收到的命令进行解码以识别其类型。例如,[0038]段:“The command decoder and controller 322 decodes the address directed memory barrier (ADB) command...”,以及表1展示了不同内存屏障命令的编码。目标专利中,“确定”操作的核心是将下一个指令的类型与之前检测到的、由硬件自动触发的“第一同步事件”的类型进行比对。对比文件公开了总线互连可以解码接收到的命令,以识别其是否为某种内存屏障命令(如DSB)。但是,对比文件完全没有公开存在一个在先的、由硬件自动触发的“第一同步事件”作为比对的基准。在对比文件的上下文中,确定一个命令是否是同步屏障(如DSB)是独立的解码动作,并非为了与一个自动发生的同步事件进行类型匹配以判断冗余。因此,对比文件未公开该技术特征中“类型对应于所述第一同步事件”这一关键限定。
F:以及响应于确定所述下一个指令包括类型对应于所述第一同步事件的同步屏障,从所述指令流消除所述下一个指令。 <br>**未被公开**无直接对应内容。对比文件中,识别出的内存屏障命令(如DSB)会被执行并完成,而非消除。例如,[0040]段:“The slave device 311 acknowledges receipt of the DSB command... The bus interconnect 309 passes the return acknowledgement to the bus master...”。目标专利的核心创新点在于消除冗余的软件同步屏障指令以提升性能。对比文件旨在通过设备导向的屏障命令提高同步效率,但所有被识别出的屏障命令都会被执行并等待其完成,没有任何内容提及或暗示因为某个屏障是冗余的(例如,紧随一个自动发生的同步事件之后)而将其从指令流中“消除”(例如用NOP替换或直接移除)。相反,确保屏障命令被执行是其设计目的。因此,对比文件既未直接公开也未隐含公开该技术特征。
G:其中检测所述第一同步事件包括检测指令同步事件 <br>**未被公开**无直接对应内容。目标专利中的“指令同步事件”对应例如ISB指令触发的同步(参见[0039]段)。对比文件通篇讨论的是“数据同步屏障”(DSB)和“数据内存屏障”(DMB),这些都属于数据访问顺序的同步,涉及的是内存访问(读/写)的排序。对比文件没有提及任何关于“指令同步”(Instruction Synchronization)或类似概念,例如刷新流水线、保证后续指令取指能看到之前上下文更改(如页表更新)的效果。因此,对比文件未公开该技术特征。
H:并且其中确定所述下一个指令是否包括类型对应于所述第一同步事件的同步屏障包括检测所述下一个指令是否是指令同步屏障。 <br>**未被公开**无直接对应内容。如上所述,对比文件未涉及“指令同步屏障”(如ARM的ISB)。其公开的屏障类型仅限于数据内存屏障(DMB)和数据同步屏障(DSB)。因此,对比文件未公开该技术特征。
I:其中检测所述第一同步事件包括检测数据同步事件 <br>**未被公开**对比文件详细描述了数据同步屏障(DSB)。例如,[0030]段:“The second type is a data synchronization barrier (DSB) which not only creates a barrier but also forces context synchronization.”虽然对比文件明确公开了“数据同步屏障”(DSB)这一概念,并且执行DSB命令可以认为导致了一个“数据同步事件”,但目标专利中“检测第一同步事件”特指检测由硬件自动执行同步操作而导致的事件。在对比文件中,DSB事件是由软件明确发出的DSB命令执行所导致的,并非一个被“检测”到的、由硬件自动触发的事件。因此,尽管对比文件公开了“数据同步”的概念,但未公开以目标专利所限定的方式(自动触发、随后检测)来“检测数据同步事件”。该特征未被公开。
J:并且其中确定所述下一个指令是否包括类型对应于所述第一同步事件的同步屏障包括检测所述下一个指令是否是数据同步屏障。 <br>**未被公开**对比文件公开了数据同步屏障(DSB)命令,并且总线互连可以解码命令以识别DSB。例如,[0038]段及表1。对比文件确实公开了检测一个命令是否是数据同步屏障(DSB)。然而,如对特征E和I的论述,该“确定”动作在目标专利中是与一个在先的、自动触发的“第一同步事件”进行类型匹配的一部分。对比文件中的解码识别是独立的,不服务于与自动事件的匹配以消除冗余的目的。因此,该技术特征的整体方案未被对比文件公开。
K:其中检测所述第一同步事件包括设定同步旗标。 <br>**未被公开**无直接对应内容。目标专利使用同步旗标38来记录同步事件的发生(参见[0027]段及图4流程)。对比文件全文没有提及任何用于跟踪同步事件是否发生的“旗标”(flag)机制。总线互连处理屏障命令的完成是通过等待来自从设备的响应(如[0040]段),而非通过设定和检查一个内部的“同步旗标”。因此,对比文件未公开该技术特征。
L:其进一步包括响应于确定所述下一个指令不包括类型对应于所述第一同步事件的同步屏障而清除所述同步旗标。 <br>**未被公开**无直接对应内容。该特征依赖于特征K的“同步旗标”机制,而对比文件未公开该机制。因此,该特征自然也未被公开。
M:其中确定所述下一个指令是否包括类型对应于所述第一同步事件的同步屏障包括确定是否设定所述同步旗标。 <br>**未被公开**无直接对应内容。该特征同样依赖于特征K的“同步旗标”机制。对比文件未公开使用旗标来判断后续指令是否为冗余同步屏障的方法。因此,该特征未被公开。
N:其中从所述指令流消除所述下一个指令包括用指示无操作的指令代替所述指令流中的所述下一个指令。 <br>**未被公开**无直接对应内容。目标专利中消除冗余屏障的一种方式是用NOP指令代替它(参见[0030]、[0042]段)。对比文件没有任何地方提及用“无操作”(NOP)指令代替任何内存屏障命令或其它指令。所有命令都被正常执行和处理。因此,对比文件未公开该技术特征。
O:其中从所述指令流消除所述下一个指令包括从所述指令流移除所述下一个指令。 <br>**未被公开**无直接对应内容。目标专利中消除冗余屏障的另一种方式是直接将其从指令流中移除(参见[0042]段及图6)。对比文件没有任何地方提及从命令流中“移除”一个已接收到的内存屏障命令。命令一旦被接收,就会被排队、仲裁、执行并等待响应。因此,对比文件未公开该技术特征。

<<<d>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE