返回项目页面
对比文件列表
1978-06-13_US4095278A_发明授权_US4095278A Instruction altering system_+++D_N+++.docx
2026-03-19 23:44
1989-10-19_WO1989009962A_发明申请_WO1989009962A1 METHOD AND APPARATUS FOR IMPROVED EXECUTION OF INSTRUCTION SEQUENCES_+++d_n_o+++.docx
2026-03-19 23:44
2000-04-11_US6049860A_发明授权_US6049860A Pipelined floating point stores_+++D+++.docx
2026-03-19 23:44
2002-11-28_US2002178346A_发明申请_US20020178346A1 Lowering priority and elimination scheme for useless instructions_+++D_O+++.docx
2026-03-19 23:44
2004-03-04_US2004044878A_发明申请_US20040044878A1 Synchronisation between pipelines in a data processing apparatus_+++D_O_a_b_c_e_f_g_h_k_l_m_n+++.docx
2026-03-19 23:44
2004-08-18_CN1521623A_发明公开_CN1521623A 编译设备和编译方法_+++d_o+++.docx
2026-03-19 23:44
2004-08-19_JP2004234126A_发明专利_JP2004234126A Compiler and compiling method_+++d_f_o+++.docx
2026-03-19 23:44
2005-12-15_JP2005538439A_发明专利_JP2005538439A Synchronization between the pipeline in a data processing device_+++d+++.docx
2026-03-19 23:44
2006-08-29_US7100021B_发明授权_US07100021B1 Barrier synchronization mechanism for processors of a systolic array_+++B_K_c_d+++.docx
2026-03-19 23:44
2008-07-08_US7398358B_发明授权_US07398358B2 Method and apparatus for high performance branching in pipelined microsystems_+++D_N+++.docx
2026-03-19 23:44
2008-12-04_US2008301342A_发明申请_US20080301342A1 Device Directed Memory Barriers_+++d+++.docx
2026-03-19 23:44
2010-09-09_JP2010530571A_发明专利_JP2010530571A Memory barrier destined for the device_+++A_B_E_G_H_c_d_f_i_j_k_l_m_n_o+++.docx
2026-03-19 23:44
2010-09-28_US7805592B_发明授权_US07805592B2 Early resolving instructions_+++D_n_o+++.docx
2026-03-19 23:44
2011-07-07_WO2011081718A_发明申请_WO2011081718A2 MECHANISMS TO ACCELERATE TRANSACTIONS USING BUFFERED STORES_+++d_i_k_m+++.docx
2026-03-19 23:44
2011-10-20_US2011258415A_发明申请_US20110258415A1 APPARATUS AND METHOD FOR HANDLING DEPENDENCY CONDITIONS_+++d_f_k+++.docx
2026-03-19 23:44
2012-07-12_AU2010337318A_发明专利_AU2010337318A1 Mechanisms to accelerate transactions using buffered stores_+++d_i_j+++.docx
2026-03-19 23:44
2012-09-19_KR1020120103715A_发明公开_KR1020120103715A 버퍼링된 저장을 이용하여 트랜잭션들을 가속화하기 위한 메커니즘들_+++d+++.docx
2026-03-19 23:44
2012-10-17_CN102741806A_发明公开_CN102741806A 使用缓冲存储加速事务的机构_+++b_d_i_k+++.docx
2026-03-19 23:44
EP2972787A1_Description_20260310_0117_+++A_B_C_D_E_F_G_H_K_L_M_N_O_i_j+++.docx
2026-03-19 23:44
JP2013242876A_Description_20260310_0117_+++d_i+++.docx
2026-03-19 23:44
US2004068597A1_Description_20260310_0117_+++d_f_k_l_m_o+++.docx
2026-03-19 23:44
US2011145512A1_Description_20260310_0117_+++d+++.docx
2026-03-19 23:44
US2013290683A1_Description_20260310_0117_+++D_N_O+++.docx
2026-03-19 23:44
2011-07-07_WO2011081718A_发明申请_WO2011081718A2 MECHANISMS TO ACCELERATE TRANSACTIONS USING BUFFERED STORES_+++d_i_k_m+++.docx

对比文件名称:2011-07-07_WO2011081718A_发明申请_WO2011081718A2 MECHANISMS TO ACCELERATE TRANSACTIONS USING BUFFERED STORES

目标专利名称:消除指令处理电路中的冗余同步屏障和相关处理器系统、方法以及计算机可读媒体CN105009074B

本次调用的模型名称:DeepSeek-R1

### 特征比对表格

技术特征描述以及公开性判断结果对比文件原文引用公开性论述
**A**:其包括:检测第一指令,所述第一指令指示关于计算机架构需要后续同步屏障且所述计算机架构允许由计算机硬件自动地执行同步操作的操作<br>**未被公开**无**论述**:目标专利中的“第一指令”(例如ARM架构的MCR指令)具有双重属性:1) 计算机架构要求软件必须在它之后显式地放置一个同步屏障指令(如ISB);2) 同时,计算机硬件在执行该第一指令时也被允许自动执行一个同步操作。对比文件涉及的是软件事务内存(STM)系统,其核心是事务的版本管理和冲突检测。对比文件中描述的指令(如`movxb`缓冲存储指令、用于获取锁和设置监视器的屏障操作)是在事务内存的上下文中使用的,用于确保事务的原子性和隔离性。这些指令的作用是管理对共享数据的访问,与目标专利中用于确保指令执行顺序或CPU状态更新可见性的“同步屏障”在目的、作用和架构层级上均不相同。对比文件未提及任何具有“架构要求后续软件同步屏障,但同时允许硬件自动同步”这种双重属性的指令。因此,该技术特征未被对比文件直接或隐含公开。
**B**:响应于所述第一指令,由所述计算机硬件自动地执行所述同步操作<br>**未被公开**无**论述**:目标专利中,硬件自动执行的同步操作(如图2的同步事件44、54)是为了确保在第一指令(如MCR)执行后,其效果(如TTBR0的更新)对后续指令是可见的,这通常涉及流水线刷新等操作。对比文件中,硬件确实会执行一些操作来响应指令,例如执行`movxb`指令将数据缓冲在缓存中,或执行`setwm(addr)`来设置写监视器以获得缓存行的独占所有权。然而,这些操作是事务内存机制的一部分,目的是缓冲事务写、检测写-写冲突,以确保事务的原子性,与目标专利中用于保证指令顺序或状态一致性的“同步操作”在作用和目的上本质不同。对比文件没有公开由指令触发的、旨在确保后续指令能正确观察到先前操作效果的硬件自动同步操作。因此,该技术特征未被对比文件直接或隐含公开。
**C**:检测由所述计算机硬件响应于所述第一指令自动执行所述同步操作而导致的第一同步事件<br>**未被公开**无**论述**:目标专利中需要检测的“第一同步事件”是硬件自动执行同步操作的结果(如图2的同步事件44),这是一个事件,可能通过检测其效果(如流水线冲洗)来识别。对比文件确实涉及检测事件,例如检测缓存行是否因冲突、溢出等原因而丢失(通过检查事务状态寄存器TSR的`LOSS_BF`、`LOSS_RM`等位,参见[p0095], [p0138]),或在提交时检查是否有缓冲的或受监视的数据被逐出([p0147] 方框460)。然而,这些被检测的事件是“数据丢失”或“监视信息丢失”事件,属于事务内存执行过程中的异常或状态变化,与目标专利中由硬件自动发起、旨在建立指令或数据屏障的“同步事件”在性质和作用上完全不同。因此,对比文件没有公开对所述“第一同步事件”的检测。
**D**:检测指令流中的下一个指令<br>**隐含公开**对比文件全文涉及指令处理,例如:[p0053]描述了写屏障函数`tmWrUtm`,它接收地址和值作为参数,这隐含了在指令流执行过程中会遇到该指令;[p0071]描述了读屏障函数`tmRdUtm`。这些函数的执行意味着处理器需要从指令流中获取(检测)相应的指令来执行。**论述**:目标专利中“检测指令流中的下一个指令”是一个基础的、必然存在的处理步骤。任何指令处理电路,包括对比文件中描述的支持事务内存的处理器,要执行程序,都必须从指令流中按序或按需获取(检测)指令。对比文件虽然没有明确使用“检测指令流中的下一个指令”这样的表述,但其描述的整个事务执行过程(包括写屏障、读屏障、提交等)都是通过执行相应的指令(可能是显式的ISA指令或微操作)来实现的。本领域技术人员能够毫无疑义地理解,为了实现对比文件描述的功能,处理器必然包含检测指令流中下一个指令的环节。因此,该技术特征被对比文件隐含公开。
**E**:确定所述下一个指令是否包括类型对应于所述第一同步事件的同步屏障<br>**未被公开**无**论述**:目标专利的核心步骤是判断紧跟在同步事件后的指令是否是冗余的同步屏障指令,这需要比较同步事件的类型(指令同步/数据同步)与指令所指示的同步屏障类型是否对应。对比文件涉及在事务执行中判断状态,例如检查事务状态寄存器(TSR)的位来判断是否有缓冲数据丢失(`checkTsrLoss(LOSS_BF)`,见表1 [p0088]、表3 [p0188]),或检查某个地址是否已被缓冲(`testbf(addr)`,见表1 [p0055])或是否已设置读监视器(`testrm(addr)`,见表1 [p0073])以过滤冗余的屏障操作。然而,这些判断是针对事务内存的特定状态(数据是否已缓冲、是否已监视、是否丢失),目的是优化事务内存的屏障操作(如避免重复获取锁或设置监视器),而不是判断一个指令是否是“类型对应于先前同步事件的同步屏障指令”。两者判断的对象、内容和目的均无关联。因此,该技术特征未被对比文件直接或隐含公开。
**F**:以及响应于确定所述下一个指令包括类型对应于所述第一同步事件的同步屏障,从所述指令流消除所述下一个指令。<br>**未被公开**无**论述**:目标专利的优化动作是消除(如用NOP替换或直接移除)被识别为冗余的同步屏障指令。对比文件中的优化动作主要是“过滤”(filtering),即通过检查某些硬件状态(如`testbf(addr)`为真),来跳过(不执行)冗余的软件屏障操作(如获取锁、设置监视器、记录undo日志),参见表1的[p0055]和[p0061]处的条件判断。但是,这种“跳过”是在软件屏障函数内部通过条件分支实现的逻辑跳过,并不意味着从指令流中物理地消除或替换掉该指令本身。指令流中的指令(如调用`tmWrUtm`函数的指令)仍然存在并被取指、解码,只是函数内部的部分操作因条件不满足而未执行。这与目标专利中在指令处理电路层面将整个指令从流中移除或用NOP替换有本质区别。因此,该技术特征未被对比文件公开。
**G**:其中检测所述第一同步事件包括检测指令同步事件<br>**未被公开**无**论述**:目标专利将同步事件细分为“指令同步事件”,这是为确保指令顺序正确而触发的事件(如刷新取指管线)。对比文件通篇讨论的是事务内存(TM)系统,其同步机制围绕数据访问的冲突检测和版本管理。文中提到的“同步”或“屏障”均指数据访问屏障(读屏障、写屏障),用于确保事务读写集的一致性和原子性。例如,`setwm(addr)`设置写监视器是针对数据地址的。对比文件没有提及任何与“指令同步”相关的事件或机制。因此,该技术特征未被对比文件直接或隐含公开。
**H**:并且其中确定所述下一个指令是否包括类型对应于所述第一同步事件的同步屏障包括检测所述下一个指令是否是指令同步屏障。<br>**未被公开**无**论述**:基于特征G未被公开,特征H的前提“检测指令同步事件”不存在。此外,目标专利中的“指令同步屏障”是明确的指令(如ISB)。对比文件中没有涉及任何名为“指令同步屏障”的指令或其检测。其屏障是用于事务内存的数据访问屏障。因此,该技术特征未被对比文件直接或隐含公开。
**I**:其中检测所述第一同步事件包括检测数据同步事件<br>**隐含公开**[p0033]提到处理器包括读写监视器(read monitors and write monitors)来跟踪(track)或监视(monitor)内存访问以识别潜在冲突。[p0047]描述了写屏障(write barrier)操作,包括获取写锁和写监视器(write monitor)。[p0050]指出丢失一个缓冲的或写监视的缓存行会导致事务中止。**论述**:目标专利中的“数据同步事件”是为确保内存操作顺序和可见性而触发的事件。对比文件中的“写监视器”(write monitor)是一种硬件机制,用于获取对缓存行的独占所有权并检测其他事务对相同数据的写入冲突([p0047])。设置写监视器(`setwm(addr)`)以及由此导致的冲突检测,可以视为一种针对数据访问的同步或协调事件,其目的是确保数据的一致性,这与“数据同步事件”在广义的“协调数据访问顺序/可见性”作用上存在相似之处。虽然具体实现和上下文(TM vs. 通用CPU流水线)不同,但在宽松的隐含公开判断标准下,可以认为对比文件公开了“检测数据同步事件”这一上位概念的一种具体实现形式(即检测写监视器的设置及冲突)。因此,该技术特征被对比文件隐含公开。
**J**:并且其中确定所述下一个指令是否包括类型对应于所述第一同步事件的同步屏障包括检测所述下一个指令是否是数据同步屏障。<br>**未被公开**无**论述**:目标专利中的“数据同步屏障”是一个明确的软件指令。对比文件中确实有“写屏障”(write barrier)的概念,但它是一个软件函数(如`tmWrUtm`),包含一系列操作(检查、获取锁、设置硬件监视器等),而不是一个单一的、可由指令处理电路直接检测并判断其是否为“数据同步屏障”的指令。虽然该函数起到了数据同步的作用,但其表现形式和检测方式与目标专利中作为一个独立指令的“数据同步屏障”不同。对比文件没有公开检测一个指令是否为“数据同步屏障”的技术特征。因此,该技术特征未被对比文件直接或隐含公开。
**K**:其中检测所述第一同步事件包括设定同步旗标。<br>**隐含公开**[p0095], [p0138] 提到检查事务状态寄存器(TSR)的位(如`LOSS_BF`)来判断是否有缓冲数据丢失。[p0108] 描述在事务启动时清除TSR(`cltsr(TSR_ALL)`)。[p0101]-[p0107] 描述根据配置设置事务控制寄存器(TCR)的位以在发生某些事件(如`LOSS_BF`)时启用弹出器(ejector)。**论述**:目标专利中设定“同步旗标”是为了记录特定类型同步事件的发生,以便后续判断。对比文件中使用事务状态寄存器(TSR)和事务控制寄存器(TCR)来记录和控制在事务执行过程中发生的各种事件和状态,例如数据丢失(`LOSS_BF`)、读监视丢失(`LOSS_RM`)等。虽然这些寄存器位记录的事件与目标专利的“同步事件”性质不同,但它们都起到了“标志位”的作用,用于记录某个特定事件或条件是否已发生。在宽松的隐含公开判断标准下,可以认为对比文件公开了“使用标志位(寄存器位)来记录事件发生”这一技术手段。因此,该技术特征被对比文件隐含公开。
**L**:其进一步包括响应于确定所述下一个指令不包括类型对应于所述第一同步事件的同步屏障而清除所述同步旗标。<br>**未被公开**无**论述**:目标专利中清除旗标的条件非常具体:当确定下一个指令不是对应类型的同步屏障时。对比文件中确实有清除标志位的操作,例如在事务启动时清除TSR中的所有位(`cltsr(TSR_ALL)`,[p0109]),或在事务中止时清除缓冲线和监视(`txc()`,[p0132])。但这些清除操作发生在事务开始或中止时,是全局性的重置,并非基于对“下一个指令”是否属于某种特定类型的判断而进行的针对性清除。对比文件没有公开根据“指令是否是对应类型同步屏障”这一条件来清除旗标的逻辑。因此,该技术特征未被对比文件直接或隐含公开。
**M**:其中确定所述下一个指令是否包括类型对应于所述第一同步事件的同步屏障包括确定是否设定所述同步旗标。<br>**隐含公开**[p0095], [p0138] 描述了通过检查TSR中的位(如`checkTsrLoss(LOSS_BF)`)来判断是否发生了缓冲数据丢失事件。**论述**:目标专利中,通过检查“同步旗标”是否被设定,来判断之前是否发生了对应类型的同步事件,从而作为确定下一个指令是否为冗余同步屏障的依据之一。对比文件中,通过检查TSR中的特定标志位(如`LOSS_BF`)来判断是否发生了相应的事件(如缓冲数据丢失)。虽然判断的事件和目的不同(判断数据丢失 vs. 判断同步事件发生),但两者在“通过检查一个预设的标志位来确定某个特定条件是否成立”这一方法论上是相同的。在宽松的隐含公开判断标准下,可以认为对比文件公开了“通过确定是否设定了某标志位来进行条件判断”这一技术手段。因此,该技术特征被对比文件隐含公开。
**N**:其中从所述指令流消除所述下一个指令包括用指示无操作的指令代替所述指令流中的所述下一个指令。<br>**未被公开**无**论述**:目标专利中消除冗余指令的一种具体方式是用NOP(无操作)指令替换它。对比文件中没有描述任何用NOP指令替换指令流中现有指令的操作。其优化主要体现在通过条件判断跳过软件函数中的部分操作(过滤),而非修改指令流本身。因此,该技术特征未被对比文件直接或隐含公开。
**O**:其中从所述指令流消除所述下一个指令包括从所述指令流移除所述下一个指令。<br>**未被公开**无**论述**:目标专利中消除冗余指令的另一种方式是从指令流中直接移除它。对比文件中同样没有描述任何从指令流中物理移除指令的操作。因此,该技术特征未被对比文件直接或隐含公开。

<<<d>>><<<i>>><<<k>>><<<m>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE