返回项目页面
对比文件列表
2003-04-29_US6556628B_发明授权_US06556628B1 Methods and systems for transmitting and receiving differential signals over a plurality of conductors_+++A_B_C_D_E_F_H_I_J_K_L_N_O_P_Q_R+++.docx
2026-03-24 23:38
2005-03-10_US2005053171A_发明申请_US20050053171A1 Systems for data transmission_+++A_G_K_j_l_n_o+++.docx
2026-03-24 23:38
2006-04-06_JP2006093988A_发明专利_JP2006093988A Encoder and decoder_+++K_O+++.docx
2026-03-24 23:38
2007-01-18_WO2007009038A_发明申请_WO2007009038A2 INTERFACE FOR A MULTI-DIFFERENTIAL COMMUNICATION CHANNEL_+++K+++.docx
2026-03-24 23:38
2007-10-18_US2007241836A_发明申请_US20070241836A1 Efficient Wired Interface For Differential Signals_+++E_F_H_K_b_g_i_j+++.docx
2026-03-24 23:38
2008-04-15_US7358869B_发明授权_US07358869B1 Power efficient, high bandwidth communication using multi-signal-differential channels_+++A_B_G_H_K_N_c_d_f_i_j+++.docx
2026-03-24 23:38
2009-01-08_WO2008109478A_发明申请_WO2008109478A2 THREE PHASE AND POLARITY ENCODED SERIAL INTERFACE_+++A_B_C_D_E_F_G_H_K_N_i_j_l_m+++.docx
2026-03-24 23:38
2009-07-09_WO2009086078A_发明申请_WO2009086078A1 RECEIVER FOR MULTI-WIRE COMMUNICATION WITH REDUCED INPUT CAPACITANCE_+++A_K_b_c_d_e_f_g_h_i_j_n+++.docx
2026-03-24 23:38
2009-07-09_WO2009086142A_发明申请_WO2009086142A1 ASYMMETRIC COMMUNICATION ON SHARED LINKS_+++A_K+++.docx
2026-03-24 23:38
2009-07-22_GB2456517A_发明专利_GB2456517A Serial data communication circuit for use with transmission lines using both data and clock to enable recovery of data synchronously_+++k+++.docx
2026-03-24 23:38
2009-08-06_US2009195699A_发明申请_US20090195699A1 MULTIPLE DIFFERENTIAL TRANSMISSION SYSTEM_+++K_h_i_j+++.docx
2026-03-24 23:38
2009-11-10_KR1020090115977A_发明公开_KR1020090115977A 3-위상 및 극성 인코딩된 직렬 인터페이스_+++A_D_G_H_J_K_N_b_c_e_f_i+++.docx
2026-03-24 23:38
2009-12-30_CN101617494A_发明公开_CN101617494A 三相极性编码串行接口_+++A_H_K+++.docx
2026-03-24 23:38
2010-02-18_US2010040169A_发明申请_US20100040169A1 CODING METHODS AND SYSTEMS FOR IMPROVED ERROR MARGINS_+++k+++.docx
2026-03-24 23:38
2010-02-24_EP2156555A_发明公开_EP2156555A1 TECHNIQUES FOR MULTI-WIRE ENCODING WITH AN EMBEDDED CLOCK_+++A_B_G_H_K_c_d+++.docx
2026-03-24 23:38
2010-06-10_JP2010520715A_发明专利_JP2010520715A 3-phase and polarity encoded serial interface_+++A_B_C_D_E_F_G_H_I_J_K_N_l_o+++.docx
2026-03-24 23:38
2010-07-15_US2010180143A_发明申请_US20100180143A1 TECHNIQUES FOR IMPROVED TIMING CONTROL OF MEMORY DEVICES_+++K+++.docx
2026-03-24 23:38
2010-09-29_EP2232377A_发明公开_EP2232377A1 ASYMMETRIC COMMUNICATION ON SHARED LINKS_+++A_K_h_i_j+++.docx
2026-03-24 23:38
2010-12-09_US2010309964A_发明申请_US20100309964A1 ASYMMETRIC COMMUNICATION ON SHARED LINKS_+++K_a+++.docx
2026-03-24 23:38
2011-02-10_JP2011029779A_发明专利_JP2011029779A Transmitter, and communication system_+++K+++.docx
2026-03-24 23:38
2011-07-19_US7983347B_发明授权_US07983347B2 Multiple differential transmission system including signal transmitter and signal receiver connected via three signal lines_+++K_b_e_f_j_l_o+++.docx
2026-03-24 23:38
2012-02-08_EP2232377B_发明授权_EP2232377B1 ASYMMETRIC COMMUNICATION ON SHARED LINKS_+++H_K_a_b_e_f+++.docx
2026-03-24 23:38
2012-04-17_US8159376B_发明授权_US08159376B2 Encoding and decoding techniques for bandwidth-efficient communication_+++K+++.docx
2026-03-24 23:38
2012-06-21_US2012155565A_发明申请_US20120155565A1 Three phase and polarity encoded serial interface_+++A_H_K_L_e_f_g_j_n_o+++.docx
2026-03-24 23:38
2012-08-23_US2012213299A_发明申请_US20120213299A1 METHODS AND SYSTEMS FOR NOISE RESILIENT, PIN-EFFICIENT AND LOW POWER COMMUNICATIONS WITH SPARSE SIGNALING CODES_+++G_K_M_S_T_U_V_W_X_Y_h_i_j+++.docx
2026-03-24 23:38
2012-09-11_US8264253B_发明授权_US08264253B2 Transmitter swing control circuit and method_+++B_C_D_h_k+++.docx
2026-03-24 23:38
2012-10-09_US8284848B_发明授权_US08284848B2 Differential data transferring system and method using three level voltages_+++K+++.docx
2026-03-24 23:38
2012-10-10_JP5043960B_发明专利_JP5043960B2 3-phase and polarity encoded serial interface_+++A_H_J_K_b_n+++.docx
2026-03-24 23:38
US2006006902A1_Description_20260318_1941_+++B_C_D_F_h_k+++.docx
2026-03-24 23:38
US2006061494A1_Description_20260318_1941_+++B_C_D_E_F_K_O+++.docx
2026-03-24 23:38
US2008212709A1_Description_20260318_1940_+++A_E_F_H_J_K_N_b_c_d_g_i+++.docx
2026-03-24 23:38
US2010215118A1_Description_20260318_1940_+++H_K+++.docx
2026-03-24 23:38
2006-04-06_JP2006093988A_发明专利_JP2006093988A Encoder and decoder_+++K_O+++.docx

**对比文件名称**:2006-04-06_JP2006093988A_发明专利_JP2006093988A Encoder and decoder

**目标专利名称**:高效N阶乘差分信令端接网络CN105009533B

**本次调用的模型名称**:DeepSeek-R1

## 特征比对表格

技术特征描述及公开性判断结果对比文件原文引用公开性论述
**技术特征A**《未直接公开或隐含公开》对比文件[2]段落:图35及对应说明(差動レシーバ装置70),其中描述了“3角接続された3個の終端抵抗72rs、72stおよび72tr”。对比文件公开了三个终端电阻(72rs, 72st, 72tr)以三角形(三角接続)方式连接。在三角形连接中,每个电阻连接在两个节点之间,所有电阻并未“一起在公共节点处耦合”。这与目标专利权利要求中定义的星形网络(所有电阻一端连接至同一公共节点)的拓扑结构有本质不同。本领域技术人员无法从对比文件的三角形端接网络直接或通过推理得到星形端接网络。因此,该技术特征未被公开。
**技术特征B**《未直接公开或隐含公开》对比文件[2]段落:图20及对应说明(差動ドライバ回路50),其中描述了“3個の差動ラインドライバ51A、51Bおよび51C”。对比文件公开了多个差动线路驱动器(51A, 51B, 51C)。每个差动驱动器通常具有正端子和负端子。然而,目标专利权利要求明确限定“每一差分信号驱动器包括正端子驱动器和负端子驱动器”,该描述在目标专利说明书(图18、19)中意指可将传统差分驱动器的正、负端子部分拆分为可独立操作的单独驱动电路。对比文件仅示出了完整的差分驱动器模块,并未公开或暗示每个驱动器由可分开且独立控制的正“端子驱动器”和负“端子驱动器”构成。因此,该技术特征未被公开。
**技术特征C**《未直接公开或隐含公开》结合图20和图35,驱动器51A、51B、51C通过电阻52A、52B、52C、53A、53B、53C与输出端连接。对比文件公开了每个差动驱动器(如51A)的正负输出端通过不同的电阻连接到不同的输出节点(如Or, Os, Ot)。然而,这种连接方式并未明确对应于目标专利中“对于每一差分信号驱动器,所述正端子驱动器和所述负端子驱动器分别耦合至第一电阻元件和第二电阻元件的配对”这一特定架构。在对比文件的三角形端接网络中,一个驱动器的输出端所连接的电阻并非如目标专利星形网络中那样,明确构成一个专属于该驱动器的、连接至公共节点的“第一和第二电阻元件的配对”。连接拓扑存在根本差异。因此,该技术特征未被公开。
**技术特征D**《未直接公开或隐含公开》同上。基于技术特征C的论述,由于“配对”关系未被公开,且对比文件中驱动器的正负端子所连接的电阻在电路中的角色和连接方式(三角形连接)与目标专利(星形连接)不同,因此“正端子驱动器耦合到所述配对的第一电阻元件的第二端,而所述负端子驱动器耦合到所述配对的第二电阻元件的第二端”这一具体的连接关系也未被公开。
**技术特征E**《未直接公开或隐含公开》图35:每个终端电阻(如72rs)连接在两个输入端子(如70r, 70s)之间,而每个输入端子连接有驱动器/接收器。在对比文件的三角形端接网络中,每个终端电阻连接在两个节点之间,每个节点连接有一个差动驱动器/接收器。因此,每个电阻确实连接至两个或更多个驱动/接收单元。但是,这种连接是在三角形拓扑中实现的,与目标专利在星形拓扑中“所述n个电阻元件中的每一个电阻元件连接至所述多个差分信号驱动器中的两个或更多个差分信号驱动器”虽然物理上相似,但电路结构和作用环境(三角形 vs 星形)不同。尽管如此,从非常宽松的隐含公开标准判断,可以认为对比文件部分公开了“每个电阻连接至两个或更多个驱动器”这一概念,因为其电阻连接在两个驱动器端口之间。然而,该公开是基于不同的端接网络结构。**注意**:由于该特征在对比文件中以不同拓扑结构实现,通常不被视为“直接公开”,但根据宽松的隐含公开标准,有可能被视为部分公开了该连接关系。但鉴于其拓扑结构和作用原理(如电流路径、电压计算)与目标专利不同,本分析倾向于认为该技术方案未被公开。为严谨起见,此处记录为未公开,但需注意其存在争议空间。
**技术特征F**《未直接公开或隐含公开》图20和图35:驱动器51A连接在输出端Or和Os之间(通过电阻52A/53A等),驱动器51B连接在Os和Ot之间,驱动器51C连接在Ot和Or之间。对比文件公开了每个差动驱动器连接到一对不同的输出节点(从而间接连接到一对不同的电阻)。例如,驱动器51A连接节点Or和Os,对应电阻72rs和72tr的一部分;驱动器51B连接Os和Ot,对应电阻72st和72rs的一部分;驱动器51C连接Ot和Or,对应电阻72tr和72st的一部分。因此,每个驱动器确实连接到不同的一对电阻(或电阻组合)。然而,同样地,这种“不同配对”是在三角形端接的背景下定义的,与目标专利星形网络中的“第一电阻元件和第二电阻元件的不同配对”在具体电路实现上不同。根据隐含公开的宽松标准,可以认为对比文件隐含了“每个驱动器连接到不同电阻对”的思想。但考虑到拓扑和功能上下文的差异,本分析认为该技术方案未被公开。
**技术特征G**《未直接公开或隐含公开》对比文件未明确描述驱动器的正端子和负端子可以“分开且独立地切换以提供具有幅值和方向的电流”。其编码器(图5、14)通过逻辑电路控制驱动器输出状态。目标专利的特征G强调正、负端子驱动器可独立切换,以提供具有特定幅值和方向的电流,这是实现其功率节省方案(如选择性关闭端子)的基础。对比文件主要关注利用3位6状态迁移进行数据编码和解码的逻辑,其驱动器的输出状态(高、中、低三电平)由编码逻辑决定,并未公开或暗示驱动器的正端子和负端子可以作为独立的电流源/阱进行分开且独立地切换以控制电流幅值和方向。因此,该技术特征未被公开。
**技术特征H**《未直接公开或隐含公开》对比文件未明确说明三角形连接的三个终端电阻(72rs, 72st, 72tr)的电阻值是否相同。虽然在实际电路中,端接电阻通常选择相同值以实现阻抗匹配,但对比文件说明书中并未明确记载“所有电阻元件都具有相同的电阻值”这一技术特征。本领域技术人员不能毫无疑义地直接从对比文件得出该结论。因此,该技术特征未被直接公开。隐含公开判断:虽然是很常见的设计选择,但对比文件没有提供任何描述或暗示,因此也不能认定为隐含公开。
**技术特征I**《未直接公开或隐含公开》对比文件描述了“3値3差動論理信号”,其三个输出端具有不同的电压组合(高、中、低),以实现6种状态迁移。这可能导致流经每个电阻的电流在不同状态下有所不同。目标专利的特征I是指在传输循环期间,星形网络中每个电阻上的电流(幅值和/或方向)都与其他电阻不同,这是产生n!个非零电压差分状态的核心条件。对比文件的三值三差动系统在状态变化时,三个传输线上的电压不同,这可能导致三角形连接的每个电阻上的电流方向和大小在不同状态下发生变化。然而,对比文件没有分析或描述每个电阻上的电流特性,也没有明确指出在任一有效状态下,所有三个电阻上的电流都互不相同。目标专利的该特征是其特定N阶乘端接网络理论的一部分,对比文件并未涉及此原理。因此,该技术特征未被公开。
**技术特征J**《未直接公开或隐含公开》对比文件[2]段落:“3本の伝送路に伝送される信号の電圧の合計が、信号が変化する前後で一定値になるように、符号化を行えばよい。” 以及使用3值信号以避免全0或全1状态。对比文件提到,为了避免EMI等问题,编码应使三根传输线上的电压总和在信号变化前后保持恒定。这暗示了所使用的有效编码状态组合不会导致所有线路处于相同电平(即全高或全低),这可能意味着组合信号具有非零的差分分量。然而,目标专利的特征J特指在所述端接网络电路中,耦合到n个电阻的所有差分信号的组合具有非零电压差分,这是其排除非法状态(导致零差分电压)的结果。对比文件的目的(保持总电压恒定以降低EMI)和机制(三值编码)与目标专利(在星形/四面体端接网络中避免电流抵消以实现n!状态)不同。虽然都追求非平凡的信号组合,但技术原理和实现方式有异。根据宽松的隐含公开标准,有可能认为对比文件隐含了“信号组合具有非零差分”以避免无效状态的概念。但鉴于具体技术背景和应用目的的差异,本分析认为该技术方案未被公开。
**技术特征K**《直接公开》对比文件[2]段落:“3本の伝送路を用いる方式(以下、3線式と呼ぶ)”。对比文件明确公开了使用三根(n=3)传输线(导体)的系统。n=3满足“n=>3”的条件。因此,该技术特征被直接公开。
**技术特征L**《未直接公开或隐含公开》对比文件使用3根线实现6种状态迁移(3! = 6)。其状态编码表(如图3、12、24A等)显示了6个有效状态。对比文件确实使用了3根导体,并实现了6种有效状态,这个数字恰好等于3!。然而,目标专利的特征L限定了差分信号是从一个等于n!个状态的原始码元子集生成的,并且这个子集是“在所述端接网络电路处生成非零电压差分的”状态。这表明该特征与目标专利所描述的特定端接网络电路(星形、四面体等)的物理特性紧密相关。对比文件虽然状态数是6,但其状态的选择是基于编码逻辑和避免全0/全1以保持总电压恒定的考虑,并非基于其三角形端接网络“生成非零电压差分”这一特定属性。两者的技术原理和选择状态的标准不同。因此,尽管状态数量巧合,但该技术特征未被公开。
**技术特征M**《未直接公开或隐含公开》对比文件全文未提及选择性地关闭驱动器的正端子或负端子以消除电流抵消或节省功率。目标专利的特征M是其功率节省方案的关键一步,通过选择性地关闭正或负端子驱动器来消除端接网络中的抵消电流。对比文件完全没有涉及任何关于关闭驱动器端子以节省功率或优化电流路径的内容。因此,该技术特征未被公开。
**技术特征N**《未直接公开或隐含公开》在对比文件的三角形端接网络(图35)中,驱动器之间的路径经过终端电阻,但没有所有电阻共用的“公共节点”。目标专利的特征N限定了驱动器之间仅有的电路径经过n个电阻和公共节点。这是其星形端接网络的典型特征。对比文件的三角形端接网络中,驱动器之间的路径也经过电阻,但由于是三角形连接,不存在星形拓扑中的单一公共节点。电路拓扑结构不同。因此,该技术特征未被公开。
**技术特征O**《直接公开》对比文件使用3根导体(n=3),系统涉及3个差动驱动器(图20的51A, 51B, 51C;或图35的对应部分),使用3值信号(可理解为2个差分电压电平,例如高-中,中-低),实现6种状态/循环。对比文件明确公开了一个3导体系统。其差动驱动器装置(图20)包含3个差动驱动器。其传输的信号是三值差动逻辑信号,这隐含了存在多个电压电平(如高、中、低),可理解为存在2个有效的差分电压电平(例如高-中之差和低-中之差)。该系统每循环传输6种状态(如图3、4、13等状态迁移图所示)。这些内容直接对应于目标专利特征O的描述。因此,该技术特征被直接公开。
**技术特征P**《未直接公开或隐含公开》对比文件仅涉及n=3的系统。对比文件自始至终只描述和使用了3根传输线的系统。对于n=4(使用6个差分驱动器、3个差分电压电平、24个状态)的情况,对比文件没有任何提及、暗示或可合理扩展的基础。因此,该技术特征未被公开。
**技术特征Q**《未直接公开或隐含公开》对比文件仅涉及n=3的系统。同上,对于n=5的情况,对比文件没有任何提及。因此,该技术特征未被公开。
**技术特征R**《未直接公开或隐含公开》对比文件仅涉及n=3的系统。同上,对于n=6的情况,对比文件没有任何提及。因此,该技术特征未被公开。
**技术特征S**《未直接公开或隐含公开》对比文件未描述驱动器内部包含多个可独立控制的可切换电路。其驱动器(图20的51A等)被视为一个整体单元。目标专利的特征S涉及驱动器内部的具体电路实现,即每个正/负端子驱动器包含多个可独立控制的“可切换电路”。这是实现可编程电流幅值的关键。对比文件完全没有披露任何关于驱动器内部包含此类可切换电路的内容。因此,该技术特征未被公开。
**技术特征T**《未直接公开或隐含公开》同上。对比文件未描述驱动器内部开关结构。由于特征S未被公开,依赖于其的具体开关结构(第一开关导致电流流出,第二开关导致电流流入)自然也未被公开。
**技术特征U**《未直接公开或隐含公开》同上。由于特征S、T未被公开,关于可切换电路提供不同电流(如第一、第二电流)的配置也未被公开。
**技术特征V**《未直接公开或隐含公开》同上。同上。
**技术特征W**《未直接公开或隐含公开》同上。同上。
**技术特征X**《未直接公开或隐含公开》同上。同上。
**技术特征Y**《未直接公开或隐含公开》同上。目标专利的特征Y指出可切换电路的幅值和/或数量是所用导体数量的函数。这与其N阶乘端接网络的扩展理论相关。对比文件既未公开可切换电路,也未提及任何电路参数与导体数量的函数关系。因此,该技术特征未被公开。

<<<K>>><<<O>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE