对比文件名称：2010-02-24_EP2156555A_发明公开_EP2156555A1 TECHNIQUES FOR MULTI-WIRE ENCODING WITH AN EMBEDDED CLOCK
目标专利名称：339高效N阶乘差分信令端接网络CN105009533B
本次调用模型名称：DeepSeek
## 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **特征A《直接公开》** | 图2-7中，上拉电阻252、752的一端均连接到终止电压V<sub>TERMINATION</sub> (V<sub>T</sub>)。例如，图2描述：“...V<sub>T</sub> (or V<sub>TERMINATION</sub>) denotes a termination voltage applied to a terminating end of a corresponding pull- up resistor 252.” (p0027)。图5和图7中电阻元件（R<sub>0</sub>, R<sub>i</sub>）也以类似方式连接到V<sub>T</sub>。 | 对比文件公开了一种多线编码系统，其包含终端电阻网络。如图2所示，每个上拉电阻252的一端连接到公共的终止电压V<sub>T</sub>，这个节点是V<sub>T</sub>。虽然对比文件的网络拓扑（例如，每个电阻直接连到V<sub>T</sub>，而非先互连再共点）与目标专利可能不完全相同，但“n个电阻元件的第一端一起在公共节点处耦合”这一结构特征已被直接公开。其作用是为信号提供终端匹配，与目标专利中构成端接网络基础的作用相同。本领域技术人员可直接得出该技术方案。 |
| **特征B《直接公开》** | 图2描述2-PAM信令电路209：“...the 2-PAM signaling circuit 209 may comprise four n-type metal-oxide-semiconductor field effect transistors (NMOS transistors) each coupled to a current source having a current level i.” (p0027)。每个NMOS晶体管及其电流源构成一个驱动器单元，用于在对应导线上产生高（V<sub>T</sub>）或低（V<sub>T</sub> - iR<sub>0</sub>）电平。对于一个差分信号，需要两个这样的驱动器单元分别驱动一对导线的正负两端。 | 对比文件公开了差分信号驱动器。图2的系统200/300使用四条导线(U, V, W, X)传输编码后的符号。每个符号由四个2-PAM信号电平的组合表示（如“1001”）。这需要四个独立的驱动器单元（NMOS+电流源）。当系统用于传输差分信号时（例如，在两条导线间产生电压差），必然涉及两个驱动器单元，一个用于提供正电平（或拉电流），另一个用于提供负电平（或灌电流）。因此，每个差分信号驱动器必然包括功能上对应于正端子驱动器和负端子驱动器的部分。这被直接公开。 |
| **特征C《隐含公开》** | 图2：“The 2-PAM signaling circuit 209, coupled with corresponding pull-up resistor elements 252, may produce two distinct signal levels ... on corresponding wires in the communications link 206.” (p0027)。每个驱动器（NMOS开关）通过导线连接到对应的上拉电阻252。 | 对比文件明确公开了驱动器（信令电路209中的开关）通过导线连接到上拉电阻（252）。在一个差分信号驱动器中，其正端子和负端子需要分别连接到两个不同的电阻（或导线-电阻节点）以形成回路。虽然对比文件没有明确描述一个驱动器内的正负端子“分别耦合至第一电阻元件和第二电阻元件的配对”，但这是实现差分信令的必然要求。本领域技术人员阅读图2及描述后，能够毫无疑义地推理出：为了在两条导线间产生信号差分，驱动该差分对的两个端子必须分别连接到这两个导线所对应的终端电阻上。因此，该特征被隐含公开。 |
| **特征D《隐含公开》** | 同上。驱动器连接到导线，而导线另一端连接上拉电阻252。 | 基于特征C的推理，既然正负端子需要连接到两个不同的电阻以形成差分，那么自然“正端子驱动器耦合到所述配对的第一电阻元件的第二端，而所述负端子驱动器耦合到所述配对的第二电阻元件的第二端”。这里的“第二端”在对比文件中对应于电阻连接导线的一端（非V<sub>T</sub>端）。这是差分信令电路连接的常规方式。因此，该特征被隐含公开。 |
| **特征E《未公开》** | 对比文件未描述其终端电阻网络具有目标专利图7、9所示的星形或四面体拓扑。在图2-7的系统中，每个上拉电阻（252, 752）似乎仅服务于其对应的一条导线/一个驱动器单元。 | 目标专利的特征E是N阶乘差分信令系统的核心网络拓扑特征：每个电阻元件（如图7中的R）连接至多个（两个或更多个）差分信号驱动器。这使得电流在电阻网络内叠加和交互，是产生n!个状态的基础。对比文件中的终端电阻网络是简单的“每线一电阻”并联到V<sub>T</sub>的结构，每个电阻仅由单一驱动器单元驱动（如图2中一个NMOS管驱动一条线）。没有公开一个电阻被多个驱动器的电流共同流过的互连结构。因此，该特征未被对比文件公开。 |
| **特征F《未公开》** | 对比文件未描述其差分驱动器以目标专利所述方式连接到电阻的不同配对。 | 特征F是特征E的延伸，定义了驱动器与电阻配对的唯一性关系，这是构建N阶乘端接网络（如三角形、四面体）的特定连接规则。对比文件的系统未公开这种复杂的、每个驱动器跨接两个特定电阻的星形网络连接关系。因此，该特征未被公开。 |
| **特征G《直接公开》** | 图2描述2-PAM信令电路209的操作：“A ‘zero‘ sensed on the gate of one of the NMOS transistors produces an output voltage of V<sub>T</sub> ... A ‘one’ sensed on the gate ... produces a voltage level of V<sub>T</sub> - iR<sub>o</sub>...” (p0027)。每个NMOS晶体管的栅极输入独立控制其导通与否，从而独立控制流过对应导线和电阻的电流方向和大小（拉电流或灌电流）。 | 对比文件明确公开了每个驱动器单元（可视为端子驱动器）可被独立切换（通过栅极输入“0”或“1”）以提供不同方向的电流（输出高电平V<sub>T</sub>时，电流从V<sub>T</sub>经电阻流入驱动器；输出低电平V<sub>T</sub>-iR<sub>o</sub>时，电流从驱动器经电阻流向V<sub>T</sub>）。对于差分信号，其正负端子驱动器正是被这样独立控制以产生所需的差分电压。因此，“正端子驱动器和所述负端子驱动器能分开且独立地切换以提供具有幅值和方向的电流”这一特征被直接公开。 |
| **特征H《直接公开》** | 图2：“... wherein Ro denotes a resistance value of a corresponding pull-up resistor 252.” (p0027)。所有上拉电阻252均用相同的符号R<sub>o</sub>表示，表明它们具有相同的电阻值。图5、7中的电阻R<sub>0</sub>、R<sub>i</sub>也各自保持一致。 | 对比文件在描述其终端网络时，所有对应的上拉电阻（252, 752）具有相同的标称值R<sub>o</sub>。这是为了确保信号电平的一致性。因此，“所有电阻元件都具有相同的电阻值”这一特征被直接公开。 |
| **特征I《未公开》** | 对比文件未提及在传输循环期间，每个电阻上的电流幅值或方向必须彼此不同。其编码方案（如表20）旨在使所有导线上的总电流恒定（p0028），而非确保每个电阻电流唯一。 | 目标专利的特征I是N阶乘端接网络实现其独特编码（避免零电压差分）的关键条件之一：在任何有效传输循环中，流经n个电阻的电流组合必须是各不相同的（即一个排列）。对比文件的系统没有这种要求，其每个电阻上的电流状态由所传输的符号决定，可能存在两个电阻电流相同的情况（例如，传输符号A“1001”时，导线U和X为‘1’，对应电阻电流方向相同；导线V和W为‘0’，对应电阻电流方向也相同）。因此，该特征未被公开。 |
| **特征J《未公开》** | 对比文件未涉及消除零差分电压状态的概念。其编码表20、30、50、70中的任何符号组合均可能产生某种差分电压，但未排除所有差分电压为零的组合（事实上，其系统可能不传输导致所有差分电压为零的符号，但并未将此作为系统特征进行描述）。 | 目标专利的特征J定义了其端接网络输出信号的整体特性：所有差分信号组合具有非零电压差分。这是N阶乘系统筛选出n!个有效状态（排除零差分状态）的结果。对比文件的多线编码系统虽然也产生差分信号，但其设计目的（嵌入时钟）和编码规则（如每符号中信号电平出现次数相同）并未强调或要求“所有信号的组合具有非零电压差分”这一特定属性。因此，该特征未被公开。 |
| **特征K《直接公开》** | 对比文件公开了多种多线编码系统，其中导体数量n≥3。例如：图3-4为4线系统（U, V, W, X）；图5-6为3线系统（V, W, X）；图7为3线系统（U, V, W）。 | 对比文件明确公开了使用3条或4条导体（n=3或n=4）的系统实例。这直接满足了“n=>3”的条件。因此，该特征被直接公开。 |
| **特征L《未公开》** | 对比文件未公开其信号是从n!个状态的子集生成的概念。其编码表（如20、30、50、70）显示的符号数量远少于n!（例如，4线系统只有6个符号，而非4!=24个；3线系统只有3或6个符号，而非3!=6个）。 | 目标专利的特征L是N阶乘差分信令的核心定义：系统从所有可能原始码元中筛选出恰好n!个能生成非零电压差分的状态用于传输。对比文件的多线编码方案采用完全不同的符号映射规则（例如，为了嵌入时钟或保持总电流恒定），其符号数量与n!无关，且未提及“生成非零电压差分”这一筛选准则。因此，该特征未被公开。 |
| **特征M《未公开》** | 对比文件未描述为了消除电流抵消而选择性关闭正或负端子驱动器的操作。其驱动器单元（NMOS）根据输入数据完全开启或关闭，以实现所需的信号电平。 | 目标专利的特征M是针对其特定端接网络（特征E、F）中可能出现的无效电流路径（如图15中Y和Z驱动器间的抵消电流）所提出的功率优化措施。对比文件的系统结构不同，不存在相同的电流抵消问题，因此也没有公开这种选择性关闭端子以节省功率的方法。这是目标专利的发明点之一。 |
| **特征N《未公开》** | 对比文件未明确指出其多个差分信号驱动器之间的电路径“只经过所述n个电阻元件以及所述公共节点”。其电路可能存在其他共模路径或返回路径。 | 该特征限定了驱动器间交互的唯一路径，是星形/四面体端接网络的拓扑特性。对比文件没有描述其网络具有这种严格的路径隔离特性。因此，该特征未被公开。 |
| **特征O《未公开》** | 对比文件未公开对于n=3，使用3个差分信号驱动器、2个差分电压电平每循环传送6个状态的具体配置。其3线系统（图5、7）的符号数量和电压电平数不符合此描述（图5为3符号，图7为3-PAM）。 | 这是目标专利N阶乘系统在n=3时的具体实施例参数。对比文件的3线系统具有不同的设计目标和性能参数，未公开此具体配置。 |
| **特征P《未公开》** | 对比文件未公开对于n=4，使用6个差分信号驱动器、3个差分电压电平每循环传送24个状态的具体配置。其4线系统（图2-4）只有6个符号，且是2-PAM（2个电压电平）。 | 这是目标专利N阶乘系统在n=4时的具体实施例参数。对比文件的4线系统具有不同的设计目标和性能参数，未公开此具体配置。 |
| **特征Q《未公开》** | 对比文件未涉及n=5的导体系统。 | 对比文件未公开任何关于5导体系统的内容，更不用说所述的具体配置。 |
| **特征R《未公开》** | 对比文件未涉及n=6的导体系统，也未公开所述的具体配置。 | 对比文件未公开任何关于6导体系统的内容，更不用说所述的具体配置。 |
| **特征S《未公开》** | 对比文件未公开正/负端子驱动器内部包含多个可独立控制的可切换电路。其驱动器（如图2的NMOS+电流源）是一个基本单元，通过一个开关控制一个固定幅值的电流。 | 目标专利的特征S及其后续特征是驱动器电路的细化结构，用于提供不同幅值的电流（如图23-31），以实现功率优化和不同电流级别的驱动。对比文件的驱动器是简单的单电流源开关，没有公开这种由多个可切换电路组成的复合驱动器结构。 |
| **特征T《未公开》** | 同上。对比文件的驱动器单元不具备所述的第一开关和第二开关结构。 | 该特征是可切换电路的具体实现方式。对比文件未公开此类电路结构。 |
| **特征U《未公开》** | 同上。对比文件的驱动器单元不包含提供不同电流幅值的多个可切换电路。 | 该特征定义了可切换电路提供不同电流。对比文件未公开此类结构。 |
| **特征V《未公开》** | 同上。 | 该特征定义了不同可切换电路电流幅值不同但方向相同。对比文件未公开此类结构。 |
| **特征W《未公开》** | 同上。 | 该特征限定了电流幅值间的整数倍关系。对比文件未公开此类结构。 |
| **特征X《未公开》** | 同上。 | 该特征定义了具有固定增量的多个可切换电路。对比文件未公开此类结构。 |
| **特征Y《未公开》** | 对比文件未公开可切换电路的幅值/数量与导体数量n之间的函数关系。 | 该特征描述了驱动器电路设计与系统规模（n）的关联性。对比文件未公开此类关系。 |
<<<A>>><<<B>>><<<c>>><<<d>>><<<G>>><<<H>>><<<K>>>