**对比文件名称**：2007-06-21_WO2007068089A_发明申请_WO2007068089A1 A SYSTEM FOR REDUCING SECOND ORDER INTERMODULATION PRODUCTS FROM DIFFERENTIAL CIRCUITS
**目标专利名称**：437混频器架构CN102204085B
**本次调用的模型名称**：DeepSeek-R1
### **特征比对表格**
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A：所述设备包含：单端部分，《未公开》** | 对比文件图5及段落[p0035]描述了一个差分无源CMOS混频器电路100，其包括第一差分对（晶体管102和104）和第二差分对（晶体管106和108）。输入信号INp和INm是差分信号。 | 目标专利的“单端部分”特指处理“单端第一信号”的部分，其输入是单端的，并耦合到单端LNA的输出。对比文件的混频器电路100是一个完整的差分混频器，设计用于处理差分输入信号INp和INm。虽然差分混频器的一个分支（如仅使用晶体管102和104）可以处理单端信号（将INm接地），但对比文件本身教导的是差分输入操作（见[p0022]：“both phases of the input signal”）。本领域技术人员不能从对比文件毫无疑义地得出一个专门为处理单端信号而设计的“单端部分”。因此，该特征未被直接公开。同时，对比文件未涉及任何为单端信号路径设计的特定部分，也没有动机或启示将完整的差分混频器视为一个“单端部分”加一个“虚设部分”，因此也未被隐含公开。 |
| **技术特征B：其包含第一晶体管对，‘所述第一晶体管对的第一输入耦合到所述单端第一信号，《隐含公开(b)》** | 图5及段落[p0035]：第一差分对由nmos晶体管102和104组成...晶体管102和104具有接收输入信号的一个相位INp的公共源极端子。 | 目标专利中“第一晶体管对的第一输入耦合到所述单端第一信号”对应于图3中晶体管360、361的源极（第一输入）通过耦合电容器315接收来自单端LNA 300的单端RF信号。对比文件中，晶体管102和104的公共源极（第一输入）耦合到差分输入信号的一相INp。虽然INp在对比文件语境中是差分信号的一相，但本领域技术人员知晓，在差分混频器中，若将差分输入的另一相（INm）接地或接固定电位，则该混频器可以接收单端输入信号。因此，从对比文件公开的“晶体管对的第一输入耦合到输入信号的一相”可以合理推断出，当该输入信号为单端时，即对应“耦合到单端第一信号”。这是一种隐含公开。 |
| **技术特征C：’所述第一晶体管对的栅极输入耦合到所述差动第二信号，《直接公开(C)》** | 图5及段落[p0035]：晶体管102的栅极端子接收信号频率信号z*，而晶体管104的栅极端子接收互补频率信号z。 | 目标专利中，第一晶体管对的栅极输入（图3中晶体管360、361的栅极）分别耦合到差动LO信号LO+和LO-。对比文件中，第一晶体管对（102和104）的栅极分别耦合到差动时钟信号z和z*（即互补信号）。两者技术方案完全相同，都是将差动第二信号（LO/时钟信号）耦合到晶体管对的栅极以控制其开关。因此，该特征被对比文件直接公开。 |
| **技术特征D：‘所述第一晶体管对耦合到所述差动输出信号，’《直接公开(D)》** | 图5及段落[p0035]：晶体管102的漏极端子耦合到输出节点OUTp，而晶体管104的漏极端子耦合到输出节点OUTm。 | 目标专利中，第一晶体管对（图3中晶体管360、361）的漏极分别连接到差动输出OUT+和OUT-。对比文件中，第一晶体管对（102和104）的漏极分别连接到差动输出OUTp和OUTm。两者技术方案完全一致，都是将晶体管对的输出端连接到差动输出信号的两个端点上。因此，该特征被对比文件直接公开。 |
| **技术特征E：其中所述第一晶体管对经配置以不具有偏置电流《隐含公开(e)》** | 段落[p0035]：该电路是无源的，因为没有VCC和VSS电源连接到它们（晶体管102至108），因此没有直流电流产生。段落[p0044]：由于无源设计，没有直流电流流过混频器晶体管。 | 目标专利说明书中未明确声明第一晶体管对“不具有偏置电流”，但从图3、图5的电路图可以看出，混频器晶体管（360， 361， 370， 371）的源极通过退化电阻连接到信号/负载，没有显示直流偏置电流路径，其工作在开关状态。对比文件明确其混频器为“无源（passive）”设计，并强调“没有直流电流产生”/“没有直流电流流过混频器晶体管”。这意味着其晶体管对（包括第一晶体管对102， 104）被配置为在没有直流偏置电流的情况下工作（即开关晶体管，由LO信号驱动）。本领域技术人员可以从对比文件“无源”、“无直流电流”的描述中，毫无疑义地推断出其晶体管对必然被配置为不具有偏置电流。这是一种隐含公开。 |
| **技术特征F：虚设部分，其包含匹配于所述第一晶体管对的第二晶体管对，《未公开》** | 图5及段落[p0035]描述了第二差分对，由nmos晶体管106和108组成。 | 目标专利的“虚设部分”（图3中350.2）是一个与主信号通路（单端部分350.1）对称但连接到虚设负载（而非真实RF信号）的部分，其目的是为了平衡主通路以改善噪声抑制性能。对比文件中的第二差分对（晶体管106和108）是用于处理差分输入信号另一相（INm）的**功能性**部分，是完整差分混频器不可或缺的一半，其目的是处理差分信号的互补相位，而非作为“虚设”或“匹配”部分来平衡主通路以抑制噪声。两者的目的、作用和连接方式根本不同。因此，该特征既未被直接公开，也未被隐含公开。 |
| **技术特征G：所述第二晶体管对的第一输入耦合到虚设负载端子，《未公开》** | 图5及段落[p0035]：晶体管106和108具有接收输入信号的另一相位INm的公共源极端子。 | 目标专利中，虚设部分的晶体管对（370， 371）的第一输入（源极）耦合到“虚设负载端子”（390a），该端子连接的是用于模拟LNA阻抗的虚设负载（390），而非有用的射频信号。对比文件中，第二晶体管对（106， 108）的公共源极耦合的是差分输入信号的另一相INm，这是一个有用的信号输入端子，用于承载互补相位的射频信号。两者连接的对象和目的完全不同。因此，该特征未被公开。 |
| **技术特征H：所述第二晶体管对的栅极耦合到所述差动第二信号，《直接公开(H)》** | 图5及段落[p0035]：晶体管106的栅极端子接收信号z，而晶体管108的栅极端子接收互补信号z*。 | 目标专利中，虚设部分的第二晶体管对的栅极（图3中晶体管370、371的栅极）分别耦合到差动LO信号LO+和LO-。对比文件中，第二晶体管对（106和108）的栅极分别耦合到差动时钟信号z和z*。两者技术方案完全相同。因此，该特征被对比文件直接公开。 |
| **技术特征I：所述第二晶体管对耦合到所述差动输出信号。《直接公开(I)》** | 图5及段落[p0035]：晶体管106的漏极端子耦合到输出节点OUTp，晶体管108的漏极端子耦合到输出节点OUTm。 | 目标专利中，第二晶体管对（图3中晶体管370、371）的漏极分别连接到差动输出OUT+和OUT-。对比文件中，第二晶体管对（106和108）的漏极分别连接到差动输出OUTp和OUTm。两者技术方案完全一致。因此，该特征被对比文件直接公开。 |
| **技术特征J：所述虚设负载端子耦合到高频接地电压。《未公开》** | 无相应描述。 | 目标专利说明书第[0039]段提到，虚设负载的一个实施例可以是“简单地包括到高频接地的直接连接”。对比文件全文未提及任何“虚设负载端子”，其第二晶体管对的输入（INm）是信号输入端，而非连接虚设负载或高频接地的端子。因此，该特征未被公开。 |
| **技术特征K：所述设备进一步包含耦合到所述虚设负载端子的虚设负载。《未公开》** | 无相应描述。 | 目标专利的核心改进之一就是引入了耦合到虚设部分输入端的“虚设负载”（390），以模拟真实LNA的阻抗，实现更好的平衡和噪声抑制。对比文件的差分混频器输入INm是有效的信号路径，不需要也不存在与之连接的“虚设负载”。因此，该特征未被公开。 |
| **技术特征L：所述第一晶体管对的所述第一输入经由退化电阻器耦合到所述单端第一信号，且所述第二晶体管对的所述第一输入经由退化电阻器耦合到所述虚设负载端子。《未公开》** | 无相应描述。 | 目标专利图3示出，晶体管360、361的源极通过退化电阻器（265， 266）连接到输入端口P1（进而连接到单端第一信号）；晶体管370、371的源极通过退化电阻器（275， 276）连接到虚设负载端子P2。对比文件图5的电路中，晶体管102、104、106、108的源极直接连接到输入信号INp或INm，没有显示任何源极退化电阻器。因此，关于“经由退化电阻器耦合”的技术特征，对比文件既未直接公开，也未给出任何启示，故未被公开。 |
| **技术特征M：所述第一晶体管对的所述第一输入经由耦合电容器耦合到所述单端第一信号，所述虚设负载进一步包含电容器。《未公开》** | 无相应描述。 | 目标专利图3示出，LNA输出通过耦合电容器（315）连接到混频器输入P1，并且虚设负载（390）的实施例（图4A， 390.1）中包含电容器C。对比文件中未描述任何输入耦合电容器，也未描述任何虚设负载及其包含的电容器。因此，该特征未被公开。 |
| **技术特征N：其进一步包含：放大器，其经配置以放大输入信号以产生所述单端第一信号。《未公开》** | 无相应描述。 | 目标专利权利要求中进一步限定了包含一个放大器（如LNA 300）来产生单端第一信号（RF信号）。对比文件虽然提及无线设备包含LNA（见[p0004]），但在其具体描述的混频器电路（图5，7）中，并未包含或描述与混频器集成的放大器结构。对比文件关注的是混频器本身的失配校正。因此，该特征未被公开。 |
| **技术特征O：所述虚设负载进一步包含电容器，所述电容器耦合到电源电压的电阻器。《未公开》** | 无相应描述。 | 该特征对应目标专利图4A的虚设负载390.1实施例，包含串联的RC电路，其中电阻器R耦合到电源电压VDD。对比文件中不存在“虚设负载”的概念，更未公开其具体RC结构。因此，该特征未被公开。 |
| **技术特征P：所述放大器包含并联电感器-电容器负载，所述虚设负载进一步包含并联电感器-电容器负载。《未公开》** | 无相应描述。 | 该特征对应目标专利图4B的虚设负载390.2实施例，包含并联LC网络（410）以匹配LNA的LC负载（320）。对比文件未描述放大器的负载结构，也未描述任何用于匹配的虚设LC负载。因此，该特征未被公开。 |
| **技术特征Q：所述虚设负载的所述电感器经设计以比所述放大器负载的所述电感器更有损耗。《未公开》** | 无相应描述。 | 该特征对应目标专利说明书第[0036]段的描述，是虚设负载LC网络的一个具体设计细节。对比文件未涉及任何虚设负载及其电感器的设计。因此，该特征未被公开。 |
| **技术特征R：所述放大器包含：共阴共栅放大器，其包含第一共阴共栅晶体管及第二共阴共栅晶体管《未公开》** | 无相应描述。 | 该特征描述了目标专利中放大器（LNA 300）的具体结构为共源共栅放大器。对比文件未描述与混频器相连的放大器的具体晶体管级结构。因此，该特征未被公开。 |
| **技术特征S：源极退化阻抗，其耦合到所述第一共阴共栅晶体管的源极《未公开》** | 无相应描述。 | 该特征描述了目标专利中LNA 300的源极退化阻抗（图3中未标出，但参见图2A中210，211）。对比文件未描述此类放大器细节。因此，该特征未被公开。 |
| **技术特征T：负载，其耦合到所述第二共阴共栅晶体管的漏极《未公开》** | 无相应描述。 | 该特征描述了目标专利中LNA 300的负载（320）。对比文件未描述此类放大器细节。因此，该特征未被公开。 |
| **技术特征U：所述虚设负载进一步包含：第一虚设共阴共栅晶体管及第二虚设共阴共栅晶体管《未公开》** | 无相应描述。 | 该特征对应目标专利图4C的虚设负载390.3实施例，其复制了LNA的拓扑，包含虚设晶体管（301C， 303C）。对比文件未描述任何虚设负载，更未描述包含晶体管的虚设负载。因此，该特征未被公开。 |
| **技术特征V：虚设源极退化阻抗，其耦合到所述第一虚设共阴共栅晶体管的源极《未公开》** | 无相应描述。 | 该特征是虚设负载390.3的进一步细节。对比文件未公开。 |
| **技术特征W：二次虚设负载，其耦合到所述第二虚设共阴共栅晶体管的漏极。《未公开》** | 无相应描述。 | 该特征是虚设负载390.3的进一步细节。对比文件未公开。 |
| **技术特征X：所述第一晶体管对包含第一晶体管及第二晶体管，所述第二晶体管对包含第三晶体管及第四晶体管，所述差动第二信号的第一端耦合到所述第一晶体管及所述第四晶体管的栅极，所述差动第二信号的第二端耦合到所述第二晶体管及所述第三晶体管的栅极，所述第一晶体管及所述第三晶体管的漏极耦合在一起，且所述第二晶体管及所述第四晶体管的漏极耦合在一起。《直接公开(X)》** | 图5及段落[p0035]：第一差分对（晶体管102和104）...第二差分对（晶体管106和108）...晶体管102的栅极接收z*，晶体管104的栅极接收z。晶体管106的栅极接收z，晶体管108的栅极接收z*。晶体管102和106的漏极耦合到OUTp。晶体管104和108的漏极耦合到OUTm。 | 该特征描述了混频器四管开关核的具体交叉耦合连接方式。对比文件图5的电路100完全公开了该连接方式：将晶体管102、104、106、108分别对应为第一、第二、第三、第四晶体管；差动时钟信号z和z*分别对应差动第二信号的两端；其连接关系（z*->102&108， z->104&106； 102&106漏极接OUTp， 104&108漏极接OUTm）与目标专利的描述完全一致。因此，该特征被直接公开。 |
| **技术特征Y：所述第二信号包含本机振荡器（LO）信号，所述第一信号包含经放大射频（RF）信号。《直接公开(Y)》** | 段落[p0006]：“...混频器电路负责将输入RF信号调制（下变频或上变频）到基带频率时钟。” 段落[p0035]中，输入信号标记为INp/INm（RF信号），控制信号标记为z/z*（时钟/LO信号）。 | 目标专利中，第二信号是LO信号，第一信号是经LNA放大的RF信号。对比文件中，其混频器用于调制“输入RF信号”（第一信号）与“时钟信号”（第二信号，即LO信号）。两者技术领域和应用场景相同，信号类型对应一致。因此，该特征被直接公开。 |
| **技术特征Z：所述第二晶体管对由至少一个可配置偏压电压偏置。《直接公开(Z)》** | 段落[p0035]-[p0037]， 图5：失配校正电路110生成四个背栅偏置电压VSET1， VSET2， VSET3， VSET4，分别耦合到晶体管102， 104， 106， 108的背栅偏置连接。这些电压用于微调晶体管的阈值电压。段落[p0041]描述了通过改变DAC代码来调整这些偏置电压。 | 目标专利中，虚设部分的晶体管对（图5中370， 371）可由可配置偏压电压（VBD1， VBD2）偏置，以进行校准匹配（见说明书[0040]-[0048]段，图6）。对比文件中，第二晶体管对（106， 108）的背栅（体端）接收由DAC生成的可配置偏置电压（VSET3， VSET4），目的是为了校正电路失配。两者都是通过可配置的偏置电压来调整晶体管对的特性以实现电路性能优化（目标专利是对称性/噪声，对比文件是线性度/IIP2）。尽管施加偏置的具体端子（目标专利可能是栅极或源极偏置，对比文件是背栅）和优化目标可能不同，但“由至少一个可配置偏压电压偏置”这一技术手段已被对比文件明确公开。因此，该特征被直接公开。 |
<<<C>>><<<D>>><<<H>>><<<I>>><<<X>>><<<Y>>><<<Z>>><<<b>>><<<e>>>