对比文件的名称：发明申请_US20160111320A1 T-SHAPED FIN ISOLATION REGION AND METHODS OF FABRICATION
目标专利的名称：采用邻近非对称有源栅极/伪栅极宽度布局的场效应晶体管(FET)器件
本次调用的模型名称：DeepSeek-R1
根据对目标专利说明书和权利要求书以及对比文件US20160111320A1的详细分析，现创建特征比对表格如下：
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：衬底，包括具有顶表面的本体《直接公开》 | [0034] 译：例如，在一个实施例中，衬底302可以是块状半导体材料，例如块状硅晶片。又如，衬底302可包括或为含硅衬底，包括但不限于硅(Si)、单晶硅、多晶硅、非晶硅、无硅硅(SON)、绝缘体上硅(SOI)或置换绝缘体上硅(SRI)衬底等。衬底302还可包括或替代地包括各种隔离、掺杂和/或器件特征。 | 对比文件[0034]段明确公开了半导体器件包括衬底(substrate 302)，并且描述了衬底的具体类型（如块状硅晶片、SOI等）。本领域技术人员可以毫无疑义地理解，任何衬底必然包括具有顶表面的本体（用于承载器件结构）。该技术特征在对比文件中作为器件的基础支撑结构，与目标专利中的作用相同。因此，技术特征A被对比文件直接公开。 |
| **技术特征B**：FET器件，包括：源极，设置在所述衬底中《隐含公开》 | [0024] 译：…有源区域118…可以通过任何合适的技术形成，包括例如离子注入、嵌入式源/漏材料的外延生长和激活退火等。 <br> [0033] 译：…有源区域，诸如源极和漏极区域… | 对比文件多处（如[0024]、[0033]、[0051]）提及FinFET器件包括源极和漏极区域（active regions 118, 336），并通过离子注入、外延生长等技术形成在衬底（通过鳍片304）中。虽然未使用“设置在所述衬底中”的表述，但根据半导体器件常识，源/漏区域必然形成于衬底材料（或衬底上的外延层）中。因此，本领域技术人员能够合理推断出“源极，设置在所述衬底中”这一技术特征。该特征在对比文件中作为FET器件的基本组成部分，与目标专利中的作用相同。因此，技术特征B被对比文件隐含公开。 |
| **技术特征C**：漏极，设置在所述衬底中《隐含公开》 | [0024] 译：…有源区域118…可以通过任何合适的技术形成，包括例如离子注入、嵌入式源/漏材料的外延生长和激活退火等。 <br> [0033] 译：…有源区域，诸如源极和漏极区域… | 论述同技术特征B。对比文件公开了FinFET器件包括漏极区域，并隐含了其设置在衬底中。该特征在对比文件中作为FET器件的基本组成部分，与目标专利中的作用相同。因此，技术特征C被对比文件隐含公开。 |
| **技术特征D**：以及有源栅极，具有有源栅极宽度并且形成在所述源极与所述漏极之间《隐含公开》 | [0024] 译：…电路元件106可包括栅极结构116… <br> [0051] 译：电路元件333可包括栅极结构334… | 对比文件公开了FinFET器件包括栅极结构（gate structures 116, 334），这些栅极结构用于控制源漏之间的沟道。虽然对比文件未明确记载“有源栅极宽度”这一具体属性，但栅极必然具有物理宽度。同时，栅极结构在源极和漏极区域之间形成是FET器件的公知常识。因此，本领域技术人员能够合理推断出该技术特征。该特征在对比文件中作为控制沟道的有源器件部分，与目标专利中的作用相同。因此，技术特征D被对比文件隐含公开。 |
| **技术特征E**：以及隔离结构，邻近所述FET器件设置在所述衬底中，所述隔离结构包括：扩散中断，邻近所述FET器件的所述源极和所述漏极中的一个设置在所述衬底中，其中所述源极和所述漏极中的邻近所述扩散中断的一个的深度大于所述源极和所述漏极中的不邻近所述扩散中断的一个的深度《未公开》 | [0025] 译：例如，可能期望将适当材料（例如多晶硅（多晶硅）或非晶硅（a-Si））的牺牲栅极结构124设置在T形隔离区域上方，以在鳍片相关的电路元件之间产生扩散中断。 <br> [0052] 译：注意，适当材料（例如多晶硅（多晶硅）或非晶硅（a-Si））的牺牲栅极结构342可设置在T形隔离区域331上方，从而在位于鳍片304内的电路元件333之间产生扩散中断。 | 对比文件公开了隔离结构（T形隔离区域331）和设置在其上方的牺牲栅极结构（sacrificial gate structure 342，其作用相当于伪栅极，用于形成扩散中断）。然而，**对比文件完全没有提及或暗示“源极和漏极中的邻近所述扩散中断的一个的深度大于所述源极和所述漏极中的不邻近所述扩散中断的一个的深度”这一关键技术特征**。该特征是目标专利为了解决因扩散中断（SDB）附近外延生长不均匀而导致注入深度差异、进而影响栅极控制这一特定技术问题而提出的。对比文件未描述源/漏深度的任何差异，其T形隔离区域的作用主要在于物理隔离和防止鳍片材料过度凹陷，并未涉及或解决由隔离结构引起的源/漏深度不对称问题。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **技术特征F**：以及伪栅极，具有伪栅极宽度并且邻近所述有源栅极形成在所述扩散中断上方，所述伪栅极宽度比所述有源栅极宽度小栅极宽度余裕《未公开》 | [0052] 译：有利的是，设置在T形隔离区域上方的该牺牲栅极结构在一个实施例中可以具有宽度“w”，该宽度小于T形隔离区域的宽度“W”… | 对比文件公开了牺牲栅极结构（相当于伪栅极）设置在T形隔离区域（相当于扩散中断）上方，并且其宽度“w”小于下方T形隔离区域的宽度“W”。然而，**目标专利权利要求F明确限定的是“伪栅极宽度”与“有源栅极宽度”之间的非对称关系（伪栅极宽度 < 有源栅极宽度）**。对比文件仅公开了牺牲栅极宽度与隔离区域宽度的关系，并未将其与有源栅极（即电路元件的工作栅极，如图3M中的334）的宽度进行任何比较。对比文件中未记载有源栅极与牺牲栅极的宽度关系，更没有公开“伪栅极宽度比有源栅极宽度小栅极宽度余裕”这一限定。该非对称布局是目标专利的核心发明点，用于在保持单元节距的同时增加有源栅极宽度以改善栅极控制。对比文件未公开这一关系，也未解决相同的技术问题。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **技术特征G**：进一步包括：源极接触件，邻近所述有源栅极设置在所述源极上方《未公开》 | 无 | 对比文件全文未提及或描绘源极接触件（source contact）。虽然实际器件中必然存在电接触，但对比文件的说明书和附图均未公开“源极接触件”这一具体结构元件，更未描述其“邻近有源栅极设置在所述源极上方”的位置关系。该特征在目标专利中用于提供对源极的访问。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **技术特征H**：以及漏极接触件，邻近所述有源栅极设置在所述漏极上方，其中与所述源极和所述漏极中的邻近所述扩散中断的一个相对应的所述源极接触件和所述漏极接触件中的一个设置在所述有源栅极与所述伪栅极之间，并且与所述有源栅极隔开第一距离并且与所述伪栅极隔开第二距离，所述第二距离与所述第一距离相差隔离余裕，其中所述隔离余裕为所述栅极宽度余裕的一半《未公开》 | 无 | 对比文件全文未提及或描绘漏极接触件（drain contact），更未公开该接触件设置在有源栅极与伪栅极（牺牲栅极）之间，以及与两者隔开特定距离并存在由栅极宽度余裕决定的一半隔离余裕这一复杂的位置和尺寸关系。该特征是目标专利中用于实现特定电气隔离和布局优化的详细方案。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **技术特征I**：其中所述有源栅极宽度为十五(15)纳米(nm)《未公开》 | 无 | 对比文件未记载任何有源栅极的具体宽度数值。因此，该技术特征未被公开。 |
| **技术特征J**：其中所述伪栅极宽度为十三(13)nm《未公开》 | 无 | 对比文件未记载任何伪栅极（牺牲栅极）的具体宽度数值。因此，该技术特征未被公开。 |
| **技术特征K**：以及其中所述隔离余裕为一(1)nm《未公开》 | 无 | 对比文件未记载任何关于隔离余裕的概念或数值。因此，该技术特征未被公开。 |
| **技术特征L**：其中所述有源栅极宽度为十八(18)纳米(nm)《未公开》 | 无 | 对比文件未记载任何有源栅极的具体宽度数值。因此，该技术特征未被公开。 |
| **技术特征M**：其中所述伪栅极宽度为十四(14)nm《未公开》 | 无 | 对比文件未记载任何伪栅极（牺牲栅极）的具体宽度数值。因此，该技术特征未被公开。 |
| **技术特征N**：以及其中所述隔离余裕为两(2)nm《未公开》 | 无 | 对比文件未记载任何关于隔离余裕的概念或数值。因此，该技术特征未被公开。 |
| **技术特征O**：其中所述栅极宽度余裕为至少两(2)纳米(nm)《未公开》 | 无 | 对比文件未记载有源栅极与伪栅极（牺牲栅极）之间的宽度差（栅极宽度余裕）的概念，更未给出其至少为2nm的数值限定。因此，该技术特征未被公开。 |
| **技术特征P**：其中所述有源栅极宽度为十五(15)nm《未公开》 | 无 | 同技术特征I，未被公开。 |
| **技术特征Q**：以及其中所述伪栅极宽度为十三(13)nm《未公开》 | 无 | 同技术特征J，未被公开。 |
| **技术特征R**：其中所述有源栅极宽度为十七(17)nm《未公开》 | 无 | 对比文件未记载任何有源栅极的具体宽度数值。因此，该技术特征未被公开。 |
| **技术特征S**：以及其中所述伪栅极宽度为十四(14)nm《未公开》 | 无 | 同技术特征M，未被公开。 |
| **技术特征T**：其中所述栅极宽度余裕至少为四(4)纳米(nm)《未公开》 | 无 | 同技术特征O，未被公开。 |
| **技术特征U**：以及其中所述有源栅极宽度为十八(18)nm《未公开》 | 无 | 同技术特征L，未被公开。 |
| **技术特征V**：被集成到集成电路(IC)中《隐含公开》 | [0001] 译：诸如集成电路等半导体器件… <br> [0022] 译：如上所述，在制造集成电路（IC）时… | 对比文件背景技术和详细描述中多次提及所描述的半导体器件、制造方法应用于集成电路（IC）中。虽然权利要求V是产品权利要求的一个特征，但将FET单元集成到IC中是本领域对半导体器件的常规应用。本领域技术人员阅读对比文件后，能够合理推断出所公开的具有T形隔离区域的半导体器件可以被集成到IC中。因此，该技术特征被对比文件隐含公开。 |
### 结论
根据上述分析，对比文件US20160111320A1直接公开了技术特征A，隐含公开了技术特征B、C、D、V。技术特征E、F、G、H、I、J、K、L、M、N、O、P、Q、R、S、T、U既未被直接公开，也未被隐含公开。这些未公开的特征，特别是技术特征E（源/漏深度差异）、F（有源栅极与伪栅极的非对称宽度关系）、及一系列具体的尺寸参数（I-V, O-U），构成了目标专利权利要求的区别于对比文件的核心技术方案。
<<<A>>>
<<<b>>>
<<<c>>>
<<<d>>>
<<<v>>>