**对比文件名称**：发明申请_US20160064378A1 SEMICONDUCTOR DEVICES AND METHODS OF FABRICATING THE SAME
**目标专利名称**：采用邻近非对称有源栅极/伪栅极宽度布局的场效应晶体管(FET)器件
**本次调用的模型名称**：专利创造性评估模型
## 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **A：包括：衬底，包括具有顶表面的本体《直接公开》** | 第[0057]段：“a substrate 100”；第[0090]段：“a top surface of the substrate 100”。 | 对比文件明确公开了半导体器件包括衬底（substrate 100），并且该衬底具有顶表面（top surface）。这直接对应于目标专利权利要求中的衬底及其顶表面特征。 |
| **B：FET器件，包括：源极，设置在所述衬底中《隐含公开》** | 第[0072]段：“Source/drain regions 203 may be disposed at both sides of each of the first to fourth gate electrodes 501, 502, 503, and 504. The source/drain regions 203 may be disposed in the active region 101 of the substrate 100.” | 对比文件公开了在衬底的活性区域中形成源极/漏极区域（source/drain regions）。虽然未明确区分“源极”和“漏极”，但FET器件必然包含源极和漏极。本领域技术人员能够毫无疑义地理解，这些源极/漏极区域包含了构成FET器件所必需的源极。因此，技术特征B被隐含公开。 |
| **C：漏极，设置在所述衬底中《隐含公开》** | 第[0072]段：“Source/drain regions 203 may be disposed at both sides of each of the first to fourth gate electrodes 501, 502, 503, and 504. The source/drain regions 203 may be disposed in the active region 101 of the substrate 100.” | 同理，对比文件公开的源极/漏极区域也必然包含构成FET器件所必需的漏极。本领域技术人员能够理解，这些区域中位于栅极另一侧的即为漏极。因此，技术特征C被隐含公开。 |
| **D：以及有源栅极，具有有源栅极宽度并且形成在所述源极与所述漏极之间《直接公开》** | 第[0060]段：“The first gate electrode 501 may include a gate insulating pattern 108a, a lower work-function electrode pattern 301a, an upper work-function electrode pattern 400, and a metal electrode pattern 310 which are sequentially stacked on the substrate 100.” 第[0072]段：“Source/drain regions 203 may be disposed at both sides of each of the first to fourth gate electrodes...” | 对比文件明确公开了栅电极（如第一栅电极501）设置在衬底上，并且源极/漏极区域位于该栅电极的两侧。这意味着栅电极形成在源极和漏极之间。栅电极必然具有宽度（例如，由其物理尺寸定义），并且其功能是控制源漏之间的沟道，这与目标专利中的“有源栅极”作用相同。因此，该特征被直接公开。 |
| **E：以及隔离结构，邻近所述FET器件设置在所述衬底中，所述隔离结构包括：扩散中断，邻近所述FET器件的所述源极和所述漏极中的一个设置在所述衬底中，其中所述源极和所述漏极中的邻近所述扩散中断的一个的深度大于所述源极和所述漏极中的不邻近所述扩散中断的一个的深度《未公开》** | 未找到对应内容。对比文件提及了器件隔离层（device isolation layer 106），如第[0058]段：“The substrate 100 may include a device isolation layer 106 defining active regions 101.” 但未提及“扩散中断”（diffusion break），也未描述源极或漏极的深度因其与隔离结构的邻近关系而不同。 | 目标专利的该特征限定了特定的隔离结构（包含扩散中断）以及由此导致的源/漏深度不对称。对比文件虽然公开了用于定义活性区域的器件隔离层，但其技术方案完全未涉及“扩散中断”结构，更没有揭示源/漏深度差异与是否邻近扩散中断之间的因果关系。该特征在对比文件中既未被直接描述，也无法由本领域技术人员通过合理推断得出。 |
| **F：以及伪栅极，具有伪栅极宽度并且邻近所述有源栅极形成在所述扩散中断上方，所述伪栅极宽度比所述有源栅极宽度小栅极宽度余裕。《未公开》** | 未找到对应内容。对比文件描述了多个栅电极（如501，502，503，504），它们都是有源器件的一部分（参见第[0075]段关于晶体管类型的描述），并未提及作为隔离结构一部分的、非功能性的“伪栅极”（dummy gate）。虽然栅电极宽度可能不同（如第[0066]段提及第四栅电极504宽度更大），但这并非目标专利中定义的“有源栅极”与“伪栅极”之间的非对称宽度关系。 | 目标专利的“伪栅极”是隔离结构的一部分，覆盖在扩散中断上，其核心作用之一是隔离而非作为有源器件。对比文件中的所有栅电极均被描述为构成晶体管的有源栅极。此外，对比文件未公开任何栅电极是形成在“扩散中断”上方的。因此，对比文件既未公开“伪栅极”这一元件，也未公开“伪栅极宽度小于有源栅极宽度”这一特定的非对称布局关系。 |
| **G：进一步包括：源极接触件，邻近所述有源栅极设置在所述源极上方《未公开》** | 未找到对应内容。对比文件未具体描述与源极/漏极区域连接的接触件（contact）的位置和布局。 | 虽然本领域技术人员可以理解FET器件通常需要接触件来电连接源极和漏极，但对比文件的文字描述和附图中均未明确示出或描述“源极接触件”及其“邻近有源栅极设置在源极上方”的具体位置关系。该具体布局特征在对比文件中未被公开。 |
| **H：以及漏极接触件，邻近所述有源栅极设置在所述漏极上方，其中与所述源极和所述漏极中的邻近所述扩散中断的一个相对应的所述源极接触件和所述漏极接触件中的一个设置在所述有源栅极与所述伪栅极之间，并且与所述有源栅极隔开第一距离并且与所述伪栅极隔开第二距离，所述第二距离与所述第一距离相差隔离余裕，其中所述隔离余裕为所述栅极宽度余裕的一半。《未公开》** | 未找到对应内容。理由同特征G、E、F。 | 该特征包含了多个层次的限定：接触件的特定位置（在有源栅极与伪栅极之间）、与两个栅极的特定距离关系、以及该距离差（隔离余裕）与栅极宽度余裕的数学关系。对比文件未公开“伪栅极”，也未公开接触件相对于栅极的此类精确布局和尺寸关系。因此，该特征整体上未被公开。 |
| **I：其中所述有源栅极宽度为十五(15)纳米(nm)《未公开》** | 未找到对应内容。对比文件未给出任何栅电极宽度的具体数值。 | 对比文件完全没有披露“15纳米”这一具体的有源栅极宽度数值。 |
| **J：其中所述伪栅极宽度为十三(13)nm《未公开》** | 未找到对应内容。对比文件未公开“伪栅极”，更无其宽度数值。 | 理由同特征F、I。 |
| **K：以及其中所述隔离余裕为一(1)nm。《未公开》** | 未找到对应内容。对比文件未涉及“隔离余裕”的概念。 | 理由同特征H、I、J。 |
| **L：其中所述有源栅极宽度为十八(18)纳米(nm)《未公开》** | 未找到对应内容。 | 理由同特征I。 |
| **M：其中所述伪栅极宽度为十四(14)nm《未公开》** | 未找到对应内容。 | 理由同特征J。 |
| **N：以及其中所述隔离余裕为两(2)nm。《未公开》** | 未找到对应内容。 | 理由同特征K。 |
| **O：其中所述栅极宽度余裕为至少两(2)纳米(nm)。《未公开》** | 未找到对应内容。 | 该特征限定了有源栅极与伪栅极宽度之差的数值下限。对比文件未公开“伪栅极”及“栅极宽度余裕”的概念，因此该数值特征无从谈起。 |
| **P：其中所述有源栅极宽度为十五(15)nm《未公开》** | 未找到对应内容。 | 同特征I。 |
| **Q：以及其中所述伪栅极宽度为十三(13)nm。《未公开》** | 未找到对应内容。 | 同特征J。 |
| **R：其中所述有源栅极宽度为十七(17)nm《未公开》** | 未找到对应内容。 | 同特征I。 |
| **S：以及其中所述伪栅极宽度为十四(14)nm。《未公开》** | 未找到对应内容。 | 同特征J。 |
| **T：其中所述栅极宽度余裕至少为四(4)纳米(nm)《未公开》** | 未找到对应内容。 | 同特征O。 |
| **U：以及其中所述有源栅极宽度为十八(18)nm。《未公开》** | 未找到对应内容。 | 同特征I、L。 |
| **V：被集成到集成电路(IC)中。《直接公开》** | 第[0054]段：“devices and methods ... may be embodied in microelectronic devices such as integrated circuits”；第[0134]-[0137]段描述了包含该半导体器件的电子系统（如手机、电脑）。 | 对比文件明确其半导体器件可以体现于集成电路（ICs）中，并描述了将其集成到各种电子设备和系统中的应用。这直接公开了目标专利权利要求中将器件集成到IC中的特征。 |
<<<A>>><<<D>>><<<V>>>
<<<b>>><<<c>>>