返回项目页面
对比文件列表
1997-11-04_发明专利_JPH09289251A Layout structure of semiconductor integrated circuit and its verification method_+++A_L+++.docx
2026-02-20 00:22
1997-12-23_发明授权_US5700706A Self-aligned isolated polysilicon plugged contacts_+++C_D_E_L_M_N_b_p+++.docx
2026-02-20 00:22
1999-01-26_发明授权_US5864156A Isolated plugged contacts_+++C_D_E_L_N_a_b_i_m+++.docx
2026-02-20 00:22
2001-03-27_发明授权_US06207564B1 Method of forming self-aligned isolated plugged contacts_+++C_D_E_L_M_n+++.docx
2026-02-20 00:22
2001-04-11_发明专利_TW429580B 形成接觸開孔之半導體加工方法、形成電氣連接及互連之方法、及積體電路_+++a_l+++.docx
2026-02-20 00:22
2001-11-20_发明授权_US06320234B1 Semiconductor memory device and method for manufacturing the same_+++L_a_i_m_p+++.docx
2026-02-20 00:22
2002-07-26_发明专利_JP2002208643A Structure of semiconductor device and manufacturing method thereof_+++A_B_C_D_E_I_L_M+++.docx
2026-02-20 00:22
2004-02-11_发明授权_KR100417891B1 반도체 공정에서 접점 구멍 형성과 전기 연결 및 상호연결형성 방법 및 그 집적 회로_+++C_L_b_e_i_m+++.docx
2026-02-20 00:22
2005-11-22_发明授权_US06967866B2 Semiconductor memory and semiconductor integrated circuit_+++A_B_I_L_M_c_e+++.docx
2026-02-20 00:22
2006-05-11_发明专利_JP2006120722A Semiconductor device and manufacturing method therefor_+++L_c_d_e_m_n+++.docx
2026-02-20 00:22
2006-10-26_发明申请_WO2006113609A2 MASKLESS MULTIPLE SHEET POLYSILICON RESISTOR_+++L_M+++.docx
2026-02-20 00:22
2007-06-28_发明申请_US20070145519A1 Butted contact structure_+++A_L_b_c_e_i_m+++.docx
2026-02-20 00:22
2009-04-28_发明授权_US07525173B2 Layout structure of MOS transistors on an active region_+++A_B_I_L_M_c_e+++.docx
2026-02-20 00:22
2011-12-01_发明申请_US20110294292A1 METHOD OF FORMING A SHARED CONTACT IN A SEMICONDUCTOR DEVICE_+++L_M+++.docx
2026-02-20 00:22
2012-01-12_发明申请_US20120007209A1 SEMICONDUCTOR DEVICE STRUCTURES INCLUDING DAMASCENE TRENCHES WITH CONDUCTIVE STRUCTURES AND RELATED METHOD_+++C_D_E_F_L_b_i_j_m_n+++.docx
2026-02-20 00:22
2012-04-26_发明申请_US20120098073A1 Semiconductor Device_+++A_H_L_M+++.docx
2026-02-20 00:22
2012-08-23_发明申请_US20120211837A1 SEMICONDUCTOR DEVICE COMPRISING SELF-ALIGNED CONTACT ELEMENTS_+++L_M_p+++.docx
2026-02-20 00:22
2013-01-17_发明专利_DE102011004323A1 Halbleiterbauelement mit selbstjustierten Kontaktelementen_+++B_C_E_I_L_M_g+++.docx
2026-02-20 00:22
2013-04-18_发明申请_US20130093020A1 MOSFET AND METHOD FOR MANUFACTURING THE SAME_+++A_C_L_M_b_e_i+++.docx
2026-02-20 00:22
2013-05-16_发明申请_US20130119474A1 TRENCH SILICIDE AND GATE OPEN WITH LOCAL INTERCONNECT WITH REPLACEMENT GATE PROCESS_+++D_E_L_M_N_i_p+++.docx
2026-02-20 00:22
2013-06-06_发明申请_WO2013081767A1 METHOD OF FORMING SELF -ALIGNED CONTACTS AND LOCAL INTERCONNECTS_+++C_D_E_L_M_N_P_a_b_f_h_i_o+++.docx
2026-02-20 00:22
2013-09-26_发明申请_US20130248990A1 SEMICONDUCTOR DEVICES AND METHOD FOR FABRICATING THE SAME_+++A_B_C_D_E_i_l_m+++.docx
2026-02-20 00:22
2013-10-01_发明公开_KR1020130106917A 반도체 소자 및 이의 제조 방법_+++B_C_D_I_L_M_e+++.docx
2026-02-20 00:22
2013-12-10_发明授权_US08604531B2 Method and apparatus for improving capacitor capacitance and compatibility_+++L_M_p+++.docx
2026-02-20 00:22
2014-02-06_发明申请_US20140035048A1 SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME_+++B_E_I_M_N_P_a_c_d_l+++.docx
2026-02-20 00:22
2014-02-11_发明公开_KR1020140017294A 반도체 소자 및 이를 제조하는 방법_+++C_D_P_a_b_e_g_i_l_m_n+++.docx
2026-02-20 00:22
2014-07-17_发明公开_KR1020140090680A 자기 정렬 접점 및 국부 상호접속부를 형성하는 방법_+++B_C_D_E_H_I_L_M_N_a_b_f_g_j_k_o_p+++.docx
2026-02-20 00:22
2014-07-17_发明申请_US20140197494A1 TRENCH SILICIDE AND GATE OPEN WITH LOCAL INTERCONNECT WITH REPLACEMENT GATE PROCESS_+++L_M+++.docx
2026-02-20 00:22
2014-09-16_发明授权_US08835245B2 Semiconductor device comprising self-aligned contact elements_+++A_B_C_D_E_I_L_M_N_O_f_g_j+++.docx
2026-02-20 00:22
2014-09-24_发明公开_EP2780937A1 METHOD OF FORMING SELF -ALIGNED CONTACTS AND LOCAL INTERCONNECTS_+++B_C_D_E_I_L_M_N_a_f_g_h_j_k_o_p+++.docx
2026-02-20 00:22
2015-01-19_发明专利_JP2015502039A 自己整合コンタクト及びローカル相互接続を形成する方法_+++B_C_D_E_H_I_L_M_N_a_f_g_j_k_p+++.docx
2026-02-20 00:22
2011-07-13_发明专利_JP4720601B2 Working machine engine_+++A_b_d_i_l+++.docx
2026-02-23 21:22
2014-07-17_发明申请_US20140197494A1 TRENCH SILICIDE AND GATE OPEN WITH LOCAL INTERCONNECT WITH REPLACEMENT GATE PROCESS_+++A_L_a_l+++.docx
2026-02-23 21:22
2001-04-11_发明专利_TW429580B 形成接觸開孔之半導體加工方法、形成電氣連接及互連之方法、及積體電路_+++a_l+++.docx

**对比文件名称:** 2001-04-11_发明专利_TW429580B 形成接觸開孔之半導體加工方法、形成電氣連接及互連之方法、及積體電路

**目标专利名称:** 缩放布局设计中将虚栅极接地CN105981157B

**本次调用模型名称:** DeepSeek-R1

### 特征比对表格

技术特征描述及公开性判断结果对比文件原文引用公开性论述
技术特征A:半导体器件有源区中的虚栅极<br>**《隐含公开》**参见图3及描述:“多數傳導通道或傳導線16a、18a、及20a被形成在外表面14上,且能被形成在氧化隔離區域40上。...該傳導線包含分別的最外表面44,其一部份界定出在外表面14外面的分別的傳導線高度h。擴散區域42能被提供在傳導線之間”。 传导线(如18a)由多晶硅层22a及覆硅层24a组成,形成于半导体基底上,其结构与功能对应于半导体器件中的栅极(参见[0046]段“多晶硅(导电的)栅极”)。对比文件公开了形成于半导体基底上的传导线(如18a),其本质上是栅极结构。尽管对比文件未明确使用“虚栅极”这一术语,也未描述其用于ESD或高速电路控制的具体功能(如目标专利[0046]段所述),但其所公开的栅极结构(传导线)位于半导体器件的有源区(邻近扩散区42),在物理结构上等同于“有源区中的栅极”。本领域技术人员能够毫无疑义地理解,该栅极结构是实现晶体管功能的基础元件,其中可包含为特定电路目的(如控制)而设置的非功能栅极(即虚栅极)。因此,对比文件隐含公开了“半导体器件有源区中的栅极”,该技术特征被**隐含公开**。
技术特征B:毗邻于所述虚栅极的第一有源触点<br>**未被公开**参见图3及描述:“擴散區域42能被提供在傳導線之間”。对比文件公开了位于传导线(栅极)之间的“擴散區域42”。在半导体领域,扩散区域通常对应于有源区(如源/漏区)。然而,目标专利中的“第一有源触点”(如MD1触点112)是一个具体的、形成于有源区之上并与之电连接的**导电接触结构**(参见[0045]、[0050]段)。对比文件仅描述了作为半导体区域的扩散区42,并未描述或暗示在该扩散区42上形成有类似于“有源触点”的金属化接触结构(如MD1)。因此,对比文件未公开“毗邻于栅极的第一有源触点”这一具体的结构特征。
技术特征C:所述虚栅极和所述第一有源触点上的电介质层,所述电介质层上形成有开口<br>**未被公开**参见图4-5:“一個絕緣材料夾層46被形成在基底12上。...至少一個並且較好是一對的接觸開孔48、50穿過夾層46而形成,且較佳地向外裸露出外表面14的分別部分。”对比文件公开了在基底(包含传导线)上形成绝缘材料夹层46(即电介质层),并在其上蚀刻形成接触开孔48、50。然而,这些开口是暴露“外表面14”(基底表面)或下方的扩散区42(参见图5),目的是为了形成后续的传导插塞56、58(参见图6)。目标专利中的开口(如图11中的1100)是形成在覆盖了**虚栅极和第一有源触点**的电介质层上,并且该开口是**为了形成堆叠式触点**而设(参见[0061]段)。两者作用不同:对比文件的开口用于形成连接至扩散区的**下层插塞**;而目标专利的开口用于形成连接至有源触点的**上层堆叠式触点**。此外,对比文件的开口并未同时对应“虚栅极”和“有源触点”两个结构。因此,该特征未被直接或隐含公开。
技术特征D:沉积于所述开口的侧壁上的第一隔离层<br>**未被公开**未提及在接触开孔侧壁上沉积隔离层。图6显示传导材料52、54直接填充接触开孔48、50形成传导插塞56、58。目标专利中,“第一隔离层”(如内衬1200)沉积于开口侧壁,其作用是作为间隔物,将后续形成的第一堆叠式触点与相邻结构(如栅极)电隔离(参见[0063]段)。对比文件的工艺中,在形成接触开孔(48,50)后,直接沉积传导材料形成插塞,并未描述在开口侧壁沉积任何隔离层或间隔物材料。因此,对比文件完全没有公开“沉积于开口侧壁上的隔离层”这一技术手段。
技术特征E:形成于所述开口中的第一堆叠式触点,所述第一堆叠式触点被电耦合至所述第一有源触点<br>**未被公开**参见图6:“第一傳導材料52、54被形成在接觸開孔48、50內,...該多晶矽...被移除以提供傳導插塞56、58。”对比文件公开了在开口(48,50)中形成传导插塞(56,58)。然而,目标专利的“第一堆叠式触点”(如1310)是一个多层结构,其形成于电介质层中并**电耦合至第一有源触点**(如MD1触点220)(参见[0064]段)。对比文件中的传导插塞56、58是直接形成在绝缘层46中并**接触基底表面的扩散区域42**,而非接触一个预先存在的、金属化的“有源触点”。两者在结构层级、连接对象和功能上均不相同。因此,该特征未被公开。
技术特征F:沉积于所述第一堆叠式触点的表面上与所述第一有源触点相对的盖层,侧壁上的所述第一隔离层将所述第一堆叠式触点与所述虚栅极电隔离<br>**未被公开**无相关描述。目标专利中的“盖层”(如内衬1600)沉积于第一堆叠式触点表面,与侧壁的第一隔离层(1200)共同作用,实现堆叠式触点与虚栅极的电隔离(参见[0066]-[0067]段)。对比文件中既未描述任何类似于“盖层”的结构,也未描述利用侧壁隔离层将类似触点的结构与栅极隔离的技术方案。因此,该特征完全未被对比文件公开。
技术特征G:以及穿过所述电介质层的第一通孔,所述第一通孔落在所述虚栅极上并通过所述盖层的一部分直接落在所述第一堆叠式触点的所述表面上以将所述第一堆叠式触点和所述第一有源触点电耦合至所述虚栅极以使所述虚栅极接地<br>**未被公开**参见图8:“一個接觸開孔64被蝕刻...以向外顯露該有效接觸墊的部分。...一個第二傳導材料66被形成在接觸開孔64內且至少與該接觸墊的部分電氣連通”。对比文件公开了在另一绝缘层62中形成接触开孔64并填充传导材料66,以与下方的“有效接触垫”(由传导线18a和插塞56、58共同构成)电连接。然而,该结构的作用是形成与位元线68的连接(参见图8),**并非用于将堆叠式触点/有源触点耦合至栅极以实现栅极接地**。目标专利的“第一通孔”(如2000)是一个**垂直连接**,其**同时落在虚栅极(或栅极触点)和第一堆叠式触点上**,从而将两者短路以实现接地(参见[0070]段)。对比文件中的传导材料66连接的是单一的“有效接触垫”,并非同时连接两个独立的、上下堆叠的结构(栅极和堆叠式触点)以实现特定电气连接(接地)。此外,对比文件没有“盖层”结构。因此,该核心接地方案的特征未被公开。
技术特征H:其特征在于,进一步包括:直接耦合在所述虚栅极和所述第一通孔之间的栅极触点,所述栅极触点在侧壁上具有第二隔离层,所述栅极触点被自对齐到所述第一有源触点以及和所述第一堆叠式触点自对齐<br>**未被公开**无相关描述。目标专利中“栅极触点”(如810)及其侧壁“第二隔离层”(如600)是一个独立且关键的中间结构,用于实现自对齐和隔离(参见[0056]-[0059]段)。对比文件完全没有描述任何位于栅极(传导线)与上层连接(如材料66)之间的、具有侧壁隔离层的“栅极触点”结构,也没有任何关于结构之间“自对齐”的工艺描述。因此,该特征未被公开。
技术特征I:其特征在于,进一步包括:毗邻于所述虚栅极的第二有源触点<br>**未被公开**参见图3:“擴散區域42能被提供在傳導線之間”。同特征B,对比文件仅公开了位于传导线(栅极)之间的扩散区域,这些区域可以视为多个有源区。但未描述在这些区域上形成的具体“有源触点”结构。因此,“第二有源触点”这一具体结构特征未被公开。
技术特征J:以及相邻的堆叠式触点,所述相邻的堆叠式触点电耦合至所述第二有源触点并和所述第二有源触点对齐,且和所述第一通孔自对齐,以将所述相邻的堆叠式触点与所述第一通孔电隔离<br>**未被公开**无相关描述。目标专利中“相邻的堆叠式触点”(如2302)及其与第一通孔的自对齐关系,是实现密集布局中触点间电隔离的关键(参见[0077]段)。对比文件未描述任何“堆叠式触点”结构,更没有描述多个触点之间通过自对齐工艺实现电隔离的技术方案。因此,该特征未被公开。
技术特征K:其特征在于,所述第一通孔和所述栅极触点自对齐,并且所述第一堆叠式触点的所述侧壁上的所述第一隔离层被安排成至少部分地与所述第一有源触点交叠,所述第一隔离层的交叠部分将所述第一堆叠式触点的一部分与所述第一通孔的一部分电隔离<br>**未被公开**无相关描述。该特征描述了第一通孔、栅极触点、第一隔离层及第一有源触点之间精确的自对齐和交叠关系,以实现复杂的电隔离(参见[0076]段)。对比文件完全没有涉及如此精细的自对齐工艺和通过隔离层交叠实现特定部分电隔离的结构安排。因此,该特征未被公开。
技术特征L:其特征在于,进一步包括:有源栅极<br>**《隐含公开》**同特征A引用。传导线16a、18a、20a作为栅极结构。目标专利中的“有源栅极”是与“虚栅极”相对的功能性栅极。对比文件中的传导线(如18a、20a)同样是作为晶体管栅极工作的结构,即“有源栅极”。尽管对比文件未在权利要求层面区分“虚”与“有源”,但本领域技术人员能够毫无疑义地从其公开的半导体器件结构中识别出作为工作栅极的传导线,即“有源栅极”。因此,该特征被**隐含公开**。
技术特征M:毗邻于所述有源栅极的第二有源触点<br>**未被公开**同特征I引用。理由同特征B和I。对比文件公开了毗邻传导线(有源栅极)的扩散区域,但未公开形成于其上的具体“有源触点”结构。因此,“毗邻于有源栅极的第二有源触点”未被公开。
技术特征N:第二堆叠式触点,所述第二堆叠式触点被电耦合至所述第二有源触点且在侧壁上包括将所述第二堆叠式触点与所述有源栅极电隔离的第二隔离层<br>**未被公开**无相关描述。目标专利的“第二堆叠式触点”及其侧壁隔离层是另一个具体的触点结构(参见[0074]段)。对比文件未公开任何“堆叠式触点”结构,也未公开利用侧壁隔离层将触点与栅极隔离的技术方案。因此,该特征未被公开。
技术特征O:以及电耦合至所述有源栅极且和所述第二堆叠式触点自对齐的第二通孔<br>**未被公开**参见图8,传导材料66电耦合至传导线18a(有源栅极)。对比文件中,传导材料66通过接触开孔64与传导线18a(有源栅极)电连接。然而,目标专利的“第二通孔”特指一种与“第二堆叠式触点”**自对齐**的垂直连接结构(参见[0074]段)。对比文件中的连接结构(材料66)并未被描述为与任何类似“堆叠式触点”的结构存在“自对齐”关系。因此,对比文件未公开“与第二堆叠式触点自对齐的第二通孔”这一具体技术特征。
技术特征P:其特征在于,所述器件被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统PCS单元、便携式数据单元、和/或位置固定的数据单元中<br>**未被公开**无相关描述。该特征限定了器件的应用领域。对比文件全文仅描述了一种半导体加工方法及由此形成的集成电路结构,并未提及该器件被集成到任何具体的终端产品中。因此,该应用领域特征未被对比文件公开。

<<<a>>><<<l>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE