对比文件名称：2013-10-01_发明公开_KR1020130106917A 반도체 소자 및 이의 제조 방법
目标专利名称：缩放布局设计中将虚栅极接地 CN105981157B
本次调用的模型名称：DeepSeek-R1
## 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：半导体器件有源区中的虚栅极<br>**《未直接公开，未隐含公开》** | [0020] “층간 절연막 패턴(100), 제1 배선(200), 제2 배선(400) 및 스페이서(300)를 포함한다.”<br>[0030] “제3 패턴(20)은 예를 들어, 게이트 패턴, 컨택 전극 또는 금속 배선일 수 있다.”<br>（译文：包括层间绝缘膜图案(100)、第一布线(200)、第二布线(400)及间隔物(300)。<br>第三图案(20)可以是例如，栅极图案、接触电极或金属布线。） | **直接公开判断**：对比文件公开了“栅极图案”（제3 패턴(20)），其形成于基板的有源区上（参见[0031]段）。然而，目标专利的“虚栅极”是特定概念，指在ESD或高速器件中用于控制器件、需要被接地以防止浮动偏置电压激活器件的额外栅极（参见目标专利说明书[0046]段）。对比文件中的栅极图案（20）是构成晶体管的功能性栅极（参见[0037]段），并未被描述为“虚的(dummy)”或具有需要接地的特性。本领域技术人员不能毫无疑义地得出对比文件的栅极图案就是目标专利中需要接地的“虚栅极”。因此，**技术特征A未被直接公开**。<br><br>**隐含公开判断**：对比文件公开的栅极图案是晶体管的标准组成部分，其作用是为晶体管提供栅极控制（参见[0037]段）。而目标专利的“虚栅极”作用在于控制ESD或高速器件并需要被接地以防止误动作，二者作用不同。本领域技术人员阅读对比文件后，没有动机也没有依据将其中的功能性栅极推理为需要专门接地处理的“虚栅极”。因此，**技术特征A也未被隐含公开**。 |
| **技术特征B**：毗邻于所述虚栅极的第一有源触点<br>**《直接公开》** | [0020] “제1 패턴(30a) 및 제3 패턴(20)은 기판(1) 상에 형성되고, 서로 인접한다.”<br>[0030] “제1 패턴 및 제2 패턴(30a, 30b)은 트랜지스터의 소오스 및/또는 드레인 상에 형성되는 전도성 패턴 예를 들어, 실리사이드막 및 금속 플러그가 순차적으로 적층되어 형성된 것을 포함할 수 있다.”<br>（译文：第一图案(30a)及第三图案(20)形成于基板(1)上，并且相互邻近。<br>第一图案及第二图案(30a, 30b)可以包括形成于晶体管的源极和/或漏极上的导电图案，例如，由硅化物膜和金属插塞顺序堆叠形成。） | **直接公开判断**：对比文件明确公开了“第一图案(30a)”形成于晶体管的源极/漏极上，是导电触点（即有源触点），并且其与“第三图案(20)”（即栅极图案）是“서로 인접한다（相互邻近）”（参见[0020]段）。这与目标专利中“毗邻于所述虚栅极的第一有源触点”的技术特征完全相同。本领域技术人员能够毫无疑义地从对比文件中得出该技术方案。因此，**技术特征B被直接公开**。 |
| **技术特征C**：所述虚栅极和所述第一有源触点上的电介质层，所述电介质层上形成有开口<br>**《直接公开》** | [0020] “층간 절연막 패턴(100)은 제1 패턴(30a) 및 제3 패턴(20) 상에 형성되고, 제1 개구부(200t) 및 제2 개구부(400t)를 포함한다. 제1 개구부(200t) 및 제2 개구부(400t)는 각각 제1 패턴(30a) 및 제3 패턴(20) 상에 형성된다.”<br>（译文：层间绝缘膜图案(100)形成于第一图案(30a)及第三图案(20)上，并包括第一开口(200t)及第二开口(400t)。第一开口(200t)及第二开口(400t)分别形成于第一图案(30a)及第三图案(20)上。） | **直接公开判断**：对比文件公开了“层间绝缘膜图案(100)”形成于第一图案（有源触点）和第三图案（栅极）之上，该绝缘膜图案中分别在第一图案和第三图案上方形成了“第一开口(200t)”和“第二开口(400t)”（参见[0020]段）。这完全对应于目标专利中覆盖在虚栅极和有源触点上的电介质层（即层间绝缘膜）以及在该电介质层上形成的开口。本领域技术人员能够毫无疑义地得出该技术方案。因此，**技术特征C被直接公开**。 |
| **技术特征D**：沉积于所述开口的侧壁上的第一隔离层<br>**《直接公开》** | [0020] “스페이서(300)는 제1 배선(200)과 제2 배선(400) 사이에 위치한다. 스페이서(300)에 의해, 제1 배선(200)과 제2 배선(400)은 서로 간에 이격된다. 구체적으로, 스페이서(300)는 제1 배선의 측면 상부(200su) 및 제2 배선의 측면 상부(400su) 사이에 위치한다.”<br>[0045] “스페이서(300)는 절연 물질이고... 스페이서(300)는 예를 들어, 실리콘 질화물(SiN), 실리콘 산질화물(SiON)...을 포함할 수 있다.”<br>（译文：间隔物(300)位于第一布线(200)和第二布线(400)之间。通过间隔物(300)，第一布线(200)和第二布线(400)彼此间隔。具体地，间隔物(300)位于第一布线的侧面上部(200su)及第二布线的侧面上部(400su)之间。<br>间隔物(300)是绝缘物质...间隔物(300)可以包括例如，氮化硅(SiN)、氮氧化硅(SiON)...） | **直接公开判断**：对比文件详细描述了“스페이서(300)”（间隔物）的形成过程，其由绝缘材料构成，并沉积在从开口中突出的第一布线（对应于后续填入开口的导电材料）的侧壁上（参见[0062]-[0064]段，图5-7）。该间隔物位于第一布线和第二布线之间，起到电隔离作用（参见[0020]段）。这完全对应于目标专利中沉积于开口侧壁上、用于隔离的第一隔离层。本领域技术人员能够毫无疑义地得出该技术方案。因此，**技术特征D被直接公开**。 |
| **技术特征E**：形成于所述开口中的第一堆叠式触点，所述第一堆叠式触点被电耦合至所述第一有源触点<br>**《隐含公开》** | [0020] “제1 개구부(200t) 내에 제1 배선(200)이 형성된다... 다시 말하면, 제1 개구부(200t) 및 제2 개구부(400t)를 매립하여, 제1 배선(200) 및 제2 배선(400)을 형성한다.”<br>[0039] “제1 패턴(30a)은 ... 금속 플러그(34a)를 포함할 수 있다. 금속 플러그(34a)는 실리사이드막(32a)와 제1 배선(200)을 연결할 수 있다.”<br>（译文：在第一开口(200t)内形成第一布线(200)...换句话说，通过填充第一开口(200t)及第二开口(400t)来形成第一布线(200)及第二布线(400)。<br>第一图案(30a)可以...包括金属插塞(34a)。金属插塞(34a)可以连接硅化物膜(32a)和第一布线(200)。） | **直接公开判断**：目标专利的“第一堆叠式触点”是一个具体的结构，电耦合至有源触点。对比文件公开了“第一布线(200)”形成于第一开口中，并且该第一布线通过其下的“金属插塞(34a)”电连接至作为有源触点的“第一图案(30a)”（参见[0039]段）。虽然对比文件称其为“布线”，但其形成于接触孔开口中并直接连接下层触点，在本领域技术人员的常规理解中，这种结构也可被视为一种“触点”或“插塞”。然而，由于术语上存在“布线”与“堆叠式触点”的差异，严谨来说，不能认为本领域技术人员能毫无疑义地得出“第一堆叠式触点”这一具体名称所指代的相同技术方案。因此，**技术特征E未被直接公开**。<br><br>**隐含公开判断**：对比文件公开了在电介质层开口中形成导电材料（第一布线200），该导电材料通过下层金属插塞(34a)电连接至源极/漏极上的第一图案(30a)（即第一有源触点）（参见[0039]段）。这种“开口中的导电材料连接下层触点”的结构，与本领域技术人员理解的“堆叠式触点”的功能和结构实质相同。从对比文件公开的内容进行合理推断，可以得出在开口中形成电连接至有源触点的导电结构。因此，**技术特征E被隐含公开**。 |
| **技术特征F**：沉积于所述第一堆叠式触点的表面上与所述第一有源触点相对的盖层，侧壁上的所述第一隔离层将所述第一堆叠式触点与所述虚栅极电隔离<br>**《未直接公开，未隐含公开》** | 未发现关于在布线或触点上表面沉积“盖层(cap layer)”或类似结构的相关描述。对比文件主要描述了间隔物(300)的隔离作用。 | **直接公开判断**：对比文件没有公开在“第一布线”（对应于第一堆叠式触点）的表面上沉积“盖层”的技术特征。对比文件全文未提及该结构。因此，**技术特征F未被直接公开**。<br><br>**隐含公开判断**：目标专利中“盖层”的作用与“第一隔离层”共同作用，实现特定的电隔离。对比文件仅公开了侧壁上的间隔物(300)用于隔离第一布线和第二布线（参见[0020]段），没有公开任何位于第一布线表面上的盖层结构。本领域技术人员无法从对比文件公开的任何内容中，推理出存在这样的盖层。因此，**技术特征F也未被隐含公开**。 |
| **技术特征G**：以及穿过所述电介质层的第一通孔，所述第一通孔落在所述虚栅极上并通过所述盖层的一部分直接落在所述第一堆叠式触点的所述表面上以将所述第一堆叠式触点和所述第一有源触点电耦合至所述虚栅极以使所述虚栅极接地。<br>**《未直接公开，未隐含公开》** | 未发现关于“通孔(Via)”连接栅极和第一布线/触点以实现接地的描述。对比文件中，第一布线(200)和第二布线(400)是通过间隔物(300)彼此电隔离的（参见[0020]段）。 | **直接公开判断**：这是目标专利的核心发明点之一，即通过一个通孔同时落在栅极和堆叠式触点上，从而将二者电连接，实现虚栅极接地（参见目标专利说明书[0008], [0070]段）。对比文件中，第一布线(200)连接源极/漏极触点，第二布线(400)连接栅极，二者是物理分离且电绝缘的，没有任何通孔或其它结构将它们连接在一起（参见[0020], [0033]段）。因此，**技术特征G未被直接公开**。<br><br>**隐含公开判断**：对比文件教导了第一布线和第二布线之间需要通过间隔物进行电隔离（参见[0020]段），其作用是为了防止短路，这与目标专利中通过通孔主动将两者连接以实现接地的目的完全相反。本领域技术人员没有动机也没有依据从对比文件中推理出用一个通孔将两个被隔离的布线连接起来的技术方案。因此，**技术特征G也未被隐含公开**。 |
| **技术特征H**：其特征在于，进一步包括：直接耦合在所述虚栅极和所述第一通孔之间的栅极触点，所述栅极触点在侧壁上具有第二隔离层，所述栅极触点被自对齐到所述第一有源触点以及和所述第一堆叠式触点自对齐。<br>**《未直接公开，未隐含公开》** | 未发现关于在栅极和通孔之间设置独立的“栅极触点”以及该触点具有侧壁隔离层并与有源触点自对齐的描述。对比文件中的第二布线(400)直接形成在栅极图案上方的开口中（参见[0020]段）。 | **直接公开判断**：目标专利描述了独立的“栅极触点”（如金属至多晶硅(MP)触点），其位于虚栅极和通孔之间，并有侧壁隔离层（参见说明书[0048], [0060]段）。对比文件中，连接栅极的导电结构是“第二布线(400)”，它直接填充在栅极上方的开口中，并非一个独立的、介于栅极和另一通孔之间的触点结构。因此，**技术特征H未被直接公开**。<br><br>**隐含公开判断**：对比文件公开的第二布线(400)直接接触栅极图案(20)，其作用是将栅极连接到上层互连（如果存在）。其中并未描述一个具有侧壁隔离层、且与有源触点自对齐的独立栅极触点结构。本领域技术人员无法从对比文件的内容中合理推断出该具体且复杂的自对齐栅极触点结构。因此，**技术特征H也未被隐含公开**。 |
| **技术特征I**：其特征在于，进一步包括：毗邻于所述虚栅极的第二有源触点<br>**《直接公开》** | [0030] “제1 패턴 및 제2 패턴(30a, 30b)은 트랜지스터의 소오스 및/또는 드레인 상에 형성되는 전도성 패턴... 제3 패턴(20)은 예를 들어, 트랜지스터의 게이트 패턴...”<br>[0031] “제1 및 제2 패턴(30a, 30b)는 제1 및 제2 활성 영역(10a, 10b) 상에 각각 형성될 수 있다. 제1 및 제2 패턴(30a, 30b)은 제3 패턴(20)의 동일한 측면 즉, 제1 방향(x)으로 나란히 형성될 수 있다.”<br>（译文：第一图案及第二图案(30a, 30b)是形成于晶体管源极和/或漏极上的导电图案...第三图案(20)是例如，晶体管的栅极图案...<br>第一及第二图案(30a, 30b)可以分别形成于第一及第二有源区域(10a, 10b)上。第一及第二图案(30a, 30b)可以在第三图案(20)的同一侧，即沿第一方向(x)并排形成。） | **直接公开判断**：对比文件明确公开了“第二图案(30b)”，它与第一图案(30a)一样，是形成于源极/漏极上的导电图案（即有源触点），并且它们与第三图案（栅极）相邻，沿栅极的同一侧并排形成（参见[0031]段）。这完全对应于目标专利中“毗邻于所述虚栅极的第二有源触点”。本领域技术人员能够毫无疑义地得出该技术方案。因此，**技术特征I被直接公开**。 |
| **技术特征J**：以及相邻的堆叠式触点，所述相邻的堆叠式触点电耦合至所述第二有源触点并和所述第二有源触点对齐，且和所述第一通孔自对齐，以将所述相邻的堆叠式触点与所述第一通孔电隔离。<br>**《未直接公开，未隐含公开》** | [0033] “제1 배선(200)은 제3 패턴(20)과 나란하게 형성될 수 있다. 제2 배선(400)은 제1 및 제2 활성 영역(10a, 10b) 상에 형성되지 않고, 제1 및 제2 활성 영역(10a, 10b)을 분리시키는 영역 상에 형성될 수 있다.”<br>（译文：第一布线(200)可以与第三图案(20)并排形成。第二布线(400)可以不形成于第一及第二有源区域(10a, 10b)上，而是形成于分隔第一及第二有源区域(10a, 10b)的区域上。） | **直接公开判断**：该技术特征涉及“相邻的堆叠式触点”与“第一通孔”自对齐以实现电隔离。首先，对比文件未公开“第一通孔”（见特征G分析）。其次，对比文件中的“第二布线(400)”连接的是栅极（第三图案20），而非第二有源触点（第二图案30b）（参见[0033]段）。因此，**技术特征J未被直接公开**。<br><br>**隐含公开判断**：对比文件的第二布线(400)连接栅极，且与连接有源触点的第一布线(200)通过间隔物隔离。这与目标专利中“相邻的堆叠式触点电耦合至第二有源触点”的前提不符。此外，目标专利中“与第一通孔自对齐”的关系也无法从对比文件中推理得出，因为对比文件不存在“第一通孔”。因此，**技术特征J也未被隐含公开**。 |
| **技术特征K**：其特征在于，所述第一通孔和所述栅极触点自对齐，并且所述第一堆叠式触点的所述侧壁上的所述第一隔离层被安排成至少部分地与所述第一有源触点交叠，所述第一隔离层的交叠部分将所述第一堆叠式触点的一部分与所述第一通孔的一部分电隔离。<br>**《未直接公开，未隐含公开》** | 未发现关于通孔与栅极触点自对齐、以及隔离层与有源触点交叠以实现特定部分电隔离的复杂位置关系的描述。 | **直接公开判断**：该技术特征描述了通孔、栅极触点、隔离层和有源触点之间非常具体的自对齐和交叠关系。对比文件完全没有涉及这些结构之间的此类复杂位置关系。因此，**技术特征K未被直接公开**。<br><br>**隐含公开判断**：对比文件公开了间隔物(300)位于第一布线侧壁，但并未描述该间隔物被安排成与下方的有源触点（第一图案30a）交叠，更未提及这种交叠用于将堆叠式触点的一部分与通孔的一部分隔离。由于对比文件未公开“第一通孔”和独立的“栅极触点”，这些结构之间的自对齐关系更是无从推理。因此，**技术特征K也未被隐含公开**。 |
| **技术特征L**：其特征在于，进一步包括：有源栅极<br>**《直接公开》** | [0030] “제3 패턴(20)은 예를 들어, 트랜지스터의 게이트 패턴, 컨택 전극 또는 금속 배선일 수 있다.”<br>[0037] “제3 패턴(20)은 예를 들어, 게이트 패턴일 수 있다.”<br>（译文：第三图案(20)可以是例如，晶体管的栅极图案、接触电极或金属布线。<br>第三图案(20)可以是例如，栅极图案。） | **直接公开判断**：对比文件明确且多次公开了“게이트 패턴（栅极图案）”（即第三图案20），其作为晶体管的有源栅极（参见[0037]段）。这与目标专利中的“有源栅极”完全对应。本领域技术人员能够毫无疑义地得出该技术方案。因此，**技术特征L被直接公开**。 |
| **技术特征M**：毗邻于所述有源栅极的第二有源触点<br>**《直接公开》** | [0031] “제1 및 제2 패턴(30a, 30b)은 제3 패턴(20)의 동일한 측면 즉, 제1 방향(x)으로 나란히 형성될 수 있다.”<br>（译文：第一及第二图案(30a, 30b)可以在第三图案(20)的同一侧，即沿第一方向(x)并排形成。） | **直接公开判断**：如特征I所述，对比文件公开了第二图案(30b)作为有源触点，并且它与作为有源栅极的第三图案(20)相邻（并排形成）。因此，**技术特征M被直接公开**。 |
| **技术特征N**：第二堆叠式触点，所述第二堆叠式触点被电耦合至所述第二有源触点且在侧壁上包括将所述第二堆叠式触点与所述有源栅极电隔离的第二隔离层<br>**《未直接公开，未隐含公开》** | [0033] “제2 배선(400)은 제1 및 제2 활성 영역(10a, 10b) 상에 형성되지 않고, 제1 및 제2 활성 영역(10a, 10b)을 분리시키는 영역 상에 형성될 수 있다.”<br>（译文：第二布线(400)可以不形成于第一及第二有源区域(10a, 10b)上，而是形成于分隔第一及第二有源区域(10a, 10b)的区域上。） | **直接公开判断**：目标专利的“第二堆叠式触点”电耦合至“第二有源触点”。对比文件中，与第二图案(30b)（第二有源触点）可能相关的导电结构是第一布线(200)，但第一布线(200)同时连接第一和第二有源触点（30a, 30b）（参见[0032]段），并非一个独立的、专用于第二有源触点的“第二堆叠式触点”。对比文件的第二布线(400)连接的是栅极，而非第二有源触点。因此，**技术特征N未被直接公开**。<br><br>**隐含公开判断**：对比文件的附图1和描述显示，第一布线(200)横跨并连接两个有源触点（30a, 30b）。本领域技术人员可以推断，如果需要为每个有源触点设置独立的堆叠式触点，这是可能的。然而，特征N明确要求该触点“在侧壁上包括将第二堆叠式触点与有源栅极电隔离的第二隔离层”。对比文件中，隔离第一布线和栅极（第三图案）的结构是间隔物(300)，但该间隔物位于连接两个有源触点的第一布线(200)的侧壁，并非一个专用于某个“第二堆叠式触点”的“第二隔离层”。这种具体的对应关系无法从对比文件中合理推断。因此，**技术特征N也未被隐含公开**。 |
| **技术特征O**：以及电耦合至所述有源栅极且和所述第二堆叠式触点自对齐的第二通孔。<br>**《未直接公开，未隐含公开》** | 未发现关于“通孔(Via)”结构的描述。对比文件中连接栅极的导电结构是第二布线(400)，它直接填充在开口中，并非位于其上的“通孔”。 | **直接公开判断**：目标专利的“第二通孔”是位于堆叠式触点或栅极触点之上的垂直互连结构。对比文件未公开任何“通孔”结构，连接栅极的“第二布线(400)”是同一互连层中的布线。因此，**技术特征O未被直接公开**。<br><br>**隐含公开判断**：虽然对比文件未描述通孔，但在半导体制造领域，在布线之上形成通孔以连接更上层的金属层是公知常识。然而，特征O要求该通孔“和所述第二堆叠式触点自对齐”。由于对比文件未公开“第二堆叠式触点”（见特征N分析），且未描述任何与这种触点自对齐的通孔结构，因此无法从对比文件的内容中推理出该具体的技术特征。因此，**技术特征O也未被隐含公开**。 |
| **技术特征P**：其特征在于，所述器件被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统PCS单元、便携式数据单元、和/或位置固定的数据单元中。<br>**《未直接公开，未隐含公开》** | 对比文件全文未提及该半导体器件的具体应用或集成的终端产品。 | **直接公开判断**：对比文件仅描述了半导体器件本身的结构和制造方法，并未公开该器件被集成到任何具体的电子设备或终端产品中。因此，**技术特征P未被直接公开**。<br><br>**隐含公开判断**：半导体器件可以广泛应用于各种电子设备，这是本领域的公知常识。然而，“隐含公开”的判断应基于对比文件本身公开的内容进行推理。对比文件说明书没有任何关于器件最终用途的记载或暗示，因此不能认为对比文件隐含公开了将其集成到特定设备中的技术特征。因此，**技术特征P也未被隐含公开**。 |
<<<B>>><<<C>>><<<D>>><<<I>>><<<L>>><<<M>>>
<<<e>>>