返回项目页面
对比文件列表
1997-11-04_发明专利_JPH09289251A Layout structure of semiconductor integrated circuit and its verification method_+++A_L+++.docx
2026-02-20 00:22
1997-12-23_发明授权_US5700706A Self-aligned isolated polysilicon plugged contacts_+++C_D_E_L_M_N_b_p+++.docx
2026-02-20 00:22
1999-01-26_发明授权_US5864156A Isolated plugged contacts_+++C_D_E_L_N_a_b_i_m+++.docx
2026-02-20 00:22
2001-03-27_发明授权_US06207564B1 Method of forming self-aligned isolated plugged contacts_+++C_D_E_L_M_n+++.docx
2026-02-20 00:22
2001-04-11_发明专利_TW429580B 形成接觸開孔之半導體加工方法、形成電氣連接及互連之方法、及積體電路_+++a_l+++.docx
2026-02-20 00:22
2001-11-20_发明授权_US06320234B1 Semiconductor memory device and method for manufacturing the same_+++L_a_i_m_p+++.docx
2026-02-20 00:22
2002-07-26_发明专利_JP2002208643A Structure of semiconductor device and manufacturing method thereof_+++A_B_C_D_E_I_L_M+++.docx
2026-02-20 00:22
2004-02-11_发明授权_KR100417891B1 반도체 공정에서 접점 구멍 형성과 전기 연결 및 상호연결형성 방법 및 그 집적 회로_+++C_L_b_e_i_m+++.docx
2026-02-20 00:22
2005-11-22_发明授权_US06967866B2 Semiconductor memory and semiconductor integrated circuit_+++A_B_I_L_M_c_e+++.docx
2026-02-20 00:22
2006-05-11_发明专利_JP2006120722A Semiconductor device and manufacturing method therefor_+++L_c_d_e_m_n+++.docx
2026-02-20 00:22
2006-10-26_发明申请_WO2006113609A2 MASKLESS MULTIPLE SHEET POLYSILICON RESISTOR_+++L_M+++.docx
2026-02-20 00:22
2007-06-28_发明申请_US20070145519A1 Butted contact structure_+++A_L_b_c_e_i_m+++.docx
2026-02-20 00:22
2009-04-28_发明授权_US07525173B2 Layout structure of MOS transistors on an active region_+++A_B_I_L_M_c_e+++.docx
2026-02-20 00:22
2011-12-01_发明申请_US20110294292A1 METHOD OF FORMING A SHARED CONTACT IN A SEMICONDUCTOR DEVICE_+++L_M+++.docx
2026-02-20 00:22
2012-01-12_发明申请_US20120007209A1 SEMICONDUCTOR DEVICE STRUCTURES INCLUDING DAMASCENE TRENCHES WITH CONDUCTIVE STRUCTURES AND RELATED METHOD_+++C_D_E_F_L_b_i_j_m_n+++.docx
2026-02-20 00:22
2012-04-26_发明申请_US20120098073A1 Semiconductor Device_+++A_H_L_M+++.docx
2026-02-20 00:22
2012-08-23_发明申请_US20120211837A1 SEMICONDUCTOR DEVICE COMPRISING SELF-ALIGNED CONTACT ELEMENTS_+++L_M_p+++.docx
2026-02-20 00:22
2013-01-17_发明专利_DE102011004323A1 Halbleiterbauelement mit selbstjustierten Kontaktelementen_+++B_C_E_I_L_M_g+++.docx
2026-02-20 00:22
2013-04-18_发明申请_US20130093020A1 MOSFET AND METHOD FOR MANUFACTURING THE SAME_+++A_C_L_M_b_e_i+++.docx
2026-02-20 00:22
2013-05-16_发明申请_US20130119474A1 TRENCH SILICIDE AND GATE OPEN WITH LOCAL INTERCONNECT WITH REPLACEMENT GATE PROCESS_+++D_E_L_M_N_i_p+++.docx
2026-02-20 00:22
2013-06-06_发明申请_WO2013081767A1 METHOD OF FORMING SELF -ALIGNED CONTACTS AND LOCAL INTERCONNECTS_+++C_D_E_L_M_N_P_a_b_f_h_i_o+++.docx
2026-02-20 00:22
2013-09-26_发明申请_US20130248990A1 SEMICONDUCTOR DEVICES AND METHOD FOR FABRICATING THE SAME_+++A_B_C_D_E_i_l_m+++.docx
2026-02-20 00:22
2013-10-01_发明公开_KR1020130106917A 반도체 소자 및 이의 제조 방법_+++B_C_D_I_L_M_e+++.docx
2026-02-20 00:22
2013-12-10_发明授权_US08604531B2 Method and apparatus for improving capacitor capacitance and compatibility_+++L_M_p+++.docx
2026-02-20 00:22
2014-02-06_发明申请_US20140035048A1 SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME_+++B_E_I_M_N_P_a_c_d_l+++.docx
2026-02-20 00:22
2014-02-11_发明公开_KR1020140017294A 반도체 소자 및 이를 제조하는 방법_+++C_D_P_a_b_e_g_i_l_m_n+++.docx
2026-02-20 00:22
2014-07-17_发明公开_KR1020140090680A 자기 정렬 접점 및 국부 상호접속부를 형성하는 방법_+++B_C_D_E_H_I_L_M_N_a_b_f_g_j_k_o_p+++.docx
2026-02-20 00:22
2014-07-17_发明申请_US20140197494A1 TRENCH SILICIDE AND GATE OPEN WITH LOCAL INTERCONNECT WITH REPLACEMENT GATE PROCESS_+++L_M+++.docx
2026-02-20 00:22
2014-09-16_发明授权_US08835245B2 Semiconductor device comprising self-aligned contact elements_+++A_B_C_D_E_I_L_M_N_O_f_g_j+++.docx
2026-02-20 00:22
2014-09-24_发明公开_EP2780937A1 METHOD OF FORMING SELF -ALIGNED CONTACTS AND LOCAL INTERCONNECTS_+++B_C_D_E_I_L_M_N_a_f_g_h_j_k_o_p+++.docx
2026-02-20 00:22
2015-01-19_发明专利_JP2015502039A 自己整合コンタクト及びローカル相互接続を形成する方法_+++B_C_D_E_H_I_L_M_N_a_f_g_j_k_p+++.docx
2026-02-20 00:22
2011-07-13_发明专利_JP4720601B2 Working machine engine_+++A_b_d_i_l+++.docx
2026-02-23 21:22
2014-07-17_发明申请_US20140197494A1 TRENCH SILICIDE AND GATE OPEN WITH LOCAL INTERCONNECT WITH REPLACEMENT GATE PROCESS_+++A_L_a_l+++.docx
2026-02-23 21:22
2014-07-17_发明申请_US20140197494A1 TRENCH SILICIDE AND GATE OPEN WITH LOCAL INTERCONNECT WITH REPLACEMENT GATE PROCESS_+++L_M+++.docx

对比文件名称:2014-07-17_发明申请_US20140197494A1 TRENCH SILICIDE AND GATE OPEN WITH LOCAL INTERCONNECT WITH REPLACEMENT GATE PROCESS

目标专利名称:缩放布局设计中将虚栅极接地CN105981157B

本次调用模型名称:深度分析模型

### 特征比对表格

技术特征描述及公开性判断对比文件原文引用公开性论述
**A: 半导体器件有源区中的虚栅极《未公开》**无对应内容。对比文件提及“至少一个第二栅极与第一栅极隔离”([0014]段),但该第二栅极位于隔离区(trench isolation)上方(见图2及[0053]段),属于隔离区上的栅极,并非目标专利中位于有源区(OD区)用于控制器件但需接地的“虚栅极”。目标专利的“虚栅极”明确位于半导体器件有源区中(见说明书[0046]、[0047]段),其作用是控制器件(如ESD或高速器件)并需要被接地以防止浮动偏置电压激活器件。对比文件描述的第二栅极(gate 104‘)位于隔离区(trench isolation 110)上方([0053]段,“gate 104’ is in the isolation region”),其作用是作为电路中的一个孤立栅极,可被选择性地连接。二者在位置、定义和作用上均不相同。本领域技术人员无法从对比文件毫无疑义地得出或合理推断出目标专利所定义的位于有源区中且需要接地的“虚栅极”。
**B: 毗邻于所述虚栅极的第一有源触点《未公开》**对比文件描述了源/漏区(sources/drains 112)与栅极(gates 104)相邻。例如,图2显示了栅极104和源/漏112在阱区108内相邻排列。虽然对比文件公开了源/漏(有源触点)与栅极相邻的普遍结构,但如特征A所述,对比文件并未公开目标专利中位于有源区中的特定“虚栅极”。因此,也就不存在毗邻于该特定“虚栅极”的“第一有源触点”。特征B与特征A紧密关联,在对比文件缺乏相应“虚栅极”的情况下,该特征未被公开。
**C: 所述虚栅极和所述第一有源触点上的电介质层,所述电介质层上形成有开口《未公开》**对比文件描述了在栅极和源/漏上形成绝缘层(如insulating layer 126, [0066]段),并在其上形成开口(如trenches 128, [0067]段;gate open trench 142, [0076]段)。对比文件公开了在包含栅极和源/漏的器件上形成电介质层及开口的通用工艺。然而,目标专利权利要求中的该特征限定了该电介质层和开口是覆盖在“所述虚栅极和所述第一有源触点”之上。由于对比文件未公开目标专利所定义的“虚栅极”和与之毗邻的“第一有源触点”(特征A、B),因此,对比文件中相应的电介质层和开口所覆盖的对象与目标专利不同。该特征在目标专利中的作用是为后续形成堆叠式触点和通孔提供结构基础,而在对比文件中,相应的结构用于形成沟槽接触和栅极开口接触,目的和上下文均不同。因此,该特征未被公开。
**D: 沉积于所述开口的侧壁上的第一隔离层《未公开》**对比文件描述了在开口(如trench 128)的侧壁上存在由mandrel spacers 124形成的间隔物(spacers),这些间隔物由绝缘材料(如氮化硅)构成([0063]-[0065]段,图9)。对比文件公开了在用于形成接触的开口侧壁上存在绝缘间隔物。然而,目标专利中的“第一隔离层”具有特定的作用:将第一堆叠式触点与虚栅极电隔离(参见特征F)。对比文件中的间隔物(mandrel spacers)的主要作用是自对准并防止沟槽接触(trench contacts 132)与栅极(gates 104)短路([0071]段),其保护的栅极是功能栅极,而非需要接地的虚栅极。两者的作用对象和目的存在差异。虽然结构相似,但结合目标专利的整体方案来看,该“第一隔离层”是用于隔离需接地的虚栅极与堆叠式触点,而对比文件的间隔物是用于隔离功能栅极与源漏接触。本领域技术人员无法从对比文件中毫无疑义地得出或合理推断出目标专利中具有特定隔离作用的“第一隔离层”。
**E: 形成于所述开口中的第一堆叠式触点,所述第一堆叠式触点被电耦合至所述第一有源触点《未公开》**对比文件描述了用导电材料填充开口(trenches 128)形成沟槽接触(trench contacts 132),该接触电耦合至源/漏(sources/drains 112)([0070], [0071]段,图10, 11)。对比文件公开了在开口中形成电耦合至源/漏的接触。然而,目标专利明确将该接触限定为“堆叠式触点”(stacked contact),根据说明书[0008]、[0014]、[0021]等段的描述,该结构涉及多层互连(如MD1、通孔等)的堆叠。对比文件中的“trench contact 132”是单层接触结构,其上方再通过局部互连(local interconnect 212A)连接至其他层(图29),这与目标专利中集成的“堆叠式”结构不同。此外,如前述,该触点所耦合的“第一有源触点”在目标专利中是与虚栅极毗邻的特定触点,而对比文件中的源/漏是毗邻功能栅极的。因此,该特征未被公开。
**F: 沉积于所述第一堆叠式触点的表面上与所述第一有源触点相对的盖层,侧壁上的所述第一隔离层将所述第一堆叠式触点与所述虚栅极电隔离《未公开》**无对应内容。对比文件未描述在沟槽接触(trench contact 132)或类似结构的表面上沉积盖层(capping layer)。对比文件的绝缘层134覆盖在接触132之上(图12),但它是作为后续蚀刻的停止层,而非特定位于接触表面并与有源触点相对的“盖层”。目标专利中的“盖层”是形成于第一堆叠式触点表面上的特定结构,用于与通孔连接并提供电隔离(见说明书[0066]-[0068]段,内衬1600)。对比文件完全没有公开这样的结构。此外,“第一隔离层将第一堆叠式触点与虚栅极电隔离”这一技术效果,依赖于目标专利中特定的“虚栅极”和“第一隔离层”结构,而对比文件均未公开。因此,该特征未被公开。
**G: 穿过所述电介质层的第一通孔,所述第一通孔落在所述虚栅极上并通过所述盖层的一部分直接落在所述第一堆叠式触点的所述表面上以将所述第一堆叠式触点和所述第一有源触点电耦合至所述虚栅极以使所述虚栅极接地《未公开》**对比文件描述了形成穿过绝缘层(insulating layer 136)的局部互连(如local interconnect 212B),其落在栅极开口接触(gate open trench contact 204)上,从而电耦合至隔离栅极(gate 104‘)([0096]-[0100]段,图27-29)。对比文件公开了通孔(局部互连)落在栅极接触上并电耦合至栅极的结构。然而,目标专利的该特征具有多个关键限定:1)通孔落在“虚栅极”上;2)通孔通过“盖层”的一部分落在“第一堆叠式触点”表面;3)其作用是“将第一堆叠式触点和第一有源触点电耦合至虚栅极以使虚栅极接地”。对比文件公开的通孔(212B)所连接的栅极(104’)是位于隔离区的孤立栅极,并非有源区中需要接地的“虚栅极”;其下方是“gate open trench contact 204”,而非具有“盖层”的“第一堆叠式触点”;其作用是实现局部互连布线,而非专门用于使栅极接地。因此,该特征在技术方案、结构和作用上均与对比文件不同,未被公开。
**H: 直接耦合在所述虚栅极和所述第一通孔之间的栅极触点,所述栅极触点在侧壁上具有第二隔离层,所述栅极触点被自对齐到所述第一有源触点以及和所述第一堆叠式触点自对齐《未公开》**对比文件描述了在栅极(gate 104‘)上方形成栅极开口接触(gate open trench contact 204),该接触通过栅极开口(gate open trench 142)形成并填充导电材料([0090]-[0092]段,图22-23)。该接触侧壁可能由mandrel 120和mandrel spacer 124的残留部分(均为绝缘材料)围绕。接触的形成是自对准的([0078]段提到“self-aligned process”)。对比文件公开了在栅极上形成接触(204),且该接触的形成可以是自对准的。然而,目标专利的该特征限定了:1)该栅极触点是“直接耦合在虚栅极和第一通孔之间”;2)该栅极触点被自对齐到“第一有源触点”以及和“第一堆叠式触点”自对齐。这涉及到目标专利中特有的“虚栅极”、“第一有源触点”、“第一堆叠式触点”三者之间复杂的空间和工艺对齐关系。对比文件中的栅极开口接触(204)连接的是隔离栅极(104’),其自对准工艺是针对其自身的形成过程(如以mandrel为掩模),并未公开其与相邻的特定源/漏接触(对应于第一有源触点)以及上方的堆叠式结构(对应于第一堆叠式触点)之间的自对齐关系。因此,该特征未被公开。
**I: 毗邻于所述虚栅极的第二有源触点《未公开》**对比文件描述了多个源/漏区(sources/drains 112)与栅极相邻(图2)。同特征B,对比文件公开了源/漏(有源触点)与栅极相邻的普遍结构。但由于未公开目标专利所定义的“虚栅极”(特征A),因此也就不存在毗邻于该“虚栅极”的“第二有源触点”。该特征未被公开。
**J: 相邻的堆叠式触点,所述相邻的堆叠式触点电耦合至所述第二有源触点并和所述第二有源触点对齐,且和所述第一通孔自对齐,以将所述相邻的堆叠式触点与所述第一通孔电隔离《未公开》**对比文件描述了多个沟槽接触(trench contacts 132)电耦合至各自的源/漏(112),并且局部互连(212A)与这些接触连接(图29)。接触与互连之间的对齐通过蚀刻工艺实现。对比文件公开了多个接触以及它们与上层互连的连接。然而,目标专利的该特征限定了非常具体的结构关系:“相邻的堆叠式触点”与“第二有源触点”对齐,并且与“第一通孔”自对齐以实现电隔离。这描述了目标专利布局中不同触点与通孔之间精密的隔离设计。对比文件中的沟槽接触(132)和局部互连(212A)之间虽然存在连接关系,但并未公开如目标专利所述的、与特定“第一通孔”自对齐以实现电隔离的“相邻的堆叠式触点”结构。该特征是目标专利特定布局方案的一部分,未被对比文件公开。
**K: 所述第一通孔和所述栅极触点自对齐,并且所述第一堆叠式触点的所述侧壁上的所述第一隔离层被安排成至少部分地与所述第一有源触点交叠,所述第一隔离层的交叠部分将所述第一堆叠式触点的一部分与所述第一通孔的一部分电隔离《未公开》**无对应内容。对比文件未描述通孔与栅极触点之间的自对齐关系,也未描述隔离层与有源触点交叠以隔离堆叠式触点与通孔的一部分。该特征描述了目标专利中极为精细的器件结构和工艺对齐细节,涉及第一通孔、栅极触点、第一隔离层、第一有源触点、第一堆叠式触点等多个元件之间复杂的空间和电学关系。对比文件完全没有公开这样的具体安排和相互作用。因此,该特征未被公开。
**L: 有源栅极《直接公开》**对比文件描述了“第一栅极具有源和漏”(“first gates having sources and drains”)([0014]段)。图2显示了栅极104位于阱区108(有源区)上方。目标专利中的“有源栅极”即功能栅极,与晶体管源漏协同工作。对比文件明确公开了具有源和漏的第一栅极(gates 104),它们位于有源区(well region 108)上方,构成晶体管的功能栅极。本领域技术人员可以毫无疑义地确定这就是有源栅极。因此,该特征被直接公开。 <<<L>>>
**M: 毗邻于所述有源栅极的第二有源触点《直接公开》**对比文件描述了源/漏区(sources/drains 112)与栅极(gates 104)相邻。例如,图2显示了栅极104和源/漏112在阱区108内相邻排列。目标专利中的“第二有源触点”毗邻于有源栅极。对比文件明确公开了源/漏(有源触点)与功能栅极(有源栅极)相邻的普遍结构。这里“第二”仅用于区分,在对比文件中,任意一个毗邻有源栅极的源/漏接触都相当于该特征。因此,该特征被直接公开。 <<<M>>>
**N: 第二堆叠式触点,所述第二堆叠式触点被电耦合至所述第二有源触点且在侧壁上包括将所述第二堆叠式触点与所述有源栅极电隔离的第二隔离层《未公开》**对比文件描述了沟槽接触(trench contacts 132)电耦合至源/漏(112),并且由于mandrel spacers 124的存在,这些接触与栅极(104)电隔离([0071]段)。对比文件公开了电耦合至源/漏的接触以及与栅极的电隔离。然而,目标专利将该接触明确限定为“第二堆叠式触点”,具有“堆叠式”结构(同特征E的分析)。对比文件中的“trench contact 132”是单层结构。此外,目标专利的“第二隔离层”特指用于隔离该堆叠式触点与“有源栅极”的层,而对比文件中的隔离是由mandrel spacers提供的,其作用对象是功能栅极,虽作用相似,但结合“堆叠式触点”这一未被公开的上位特征,该特征整体未被公开。
**O: 电耦合至所述有源栅极且和所述第二堆叠式触点自对齐的第二通孔《未公开》**对比文件描述了局部互连(如212A)电耦合至沟槽接触(132),以及局部互连(212B)电耦合至栅极开口接触(204)(图29)。互连与下层接触的对齐通过蚀刻工艺实现。对比文件公开了通孔(局部互连)电耦合至栅极(通过接触204)。然而,目标专利的该特征限定了该通孔“和所述第二堆叠式触点自对齐”。这要求通孔与一个特定的“堆叠式触点”在位置上自对准。对比文件中,连接栅极的局部互连(212B)与连接源/漏的局部互连(212A)是分开形成的(图25-27),并未公开它们之间(即通孔与代表“第二堆叠式触点”的沟槽接触132)具有自对齐关系。因此,该特征未被公开。
**P: 其特征在于,所述器件被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统PCS单元、便携式数据单元、和/或位置固定的数据单元中《未公开》**对比文件在[0103]段提到:“上述实施例可用于形成任何利用替换栅工艺的半导体器件,例如微处理器、存储设备(如SRAM设备)、移动技术设备等”。对比文件公开了器件可应用于微处理器、存储设备、移动技术设备等。目标专利列举了移动电话、机顶盒等一系列具体电子设备。虽然“移动技术设备”可能涵盖“移动电话”,但目标专利的权利要求列举了一个具体的、非穷尽的设备列表,这是一种应用领域的限定。对比文件“移动技术设备”的表述较为宽泛,并未明确公开目标专利权利要求中列举的所有具体设备类型(如机顶盒、音乐播放器等)。从严谨的专利比对角度,不能认为对比文件直接公开了目标专利权利要求中具体列举的应用场景。因此,该特征未被直接公开。同时,该特征属于商业应用领域,并非对器件物理结构的限定,通常不被认为隐含公开了具体的产品形态。

<<<L>>><<<M>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE