返回项目页面
对比文件列表
1997-06-20_None_发明专利_JPH09162527A Printed board for mounting bga thereon_+++A_B_F_O_m+++.docx
2026-03-10 16:02
2000-03-03_JP2000068399A_发明专利_JP2000068399A Semiconductor device_+++A_B_C_D_F_M_N_O_g+++.docx
2026-03-10 16:02
2002-09-27_JP2002280490A_发明专利_JP2002280490A Circuit board and its manufacturing method as well as semiconductor device using the same_+++A_F_G_c_o+++.docx
2026-03-10 16:02
2003-05-27_US6569604B_发明授权_US06569604B1 Blind via formation in a photoimageable dielectric material_+++A_C_F_O_b_d_g_k_m+++.docx
2026-03-10 16:02
2004-02-26_US2004036170A_发明申请_US20040036170A1 Double bumping of flexible substrate for first and second level interconnects_+++A_B_C_D_F_G_O+++.docx
2026-03-10 16:02
2008-04-30_JP4082220B_发明专利_JP4082220B2 Wiring board, a method of manufacturing a semiconductor module and semiconductor module_+++A_b_c_k_l_m_n_o+++.docx
2026-03-10 16:02
2009-07-02_US2009166396A_发明申请_US20090166396A1 MICROBALL ATTACHMENT USING SELF-ASSEMBLY FOR SUBSTRATE BUMPING_+++A_B_F_o+++.docx
2026-03-10 16:02
2010-04-27_US7704796B_发明授权_US07704796B2 Semiconductor device and method of forming recessed conductive vias in saw streets_+++A_B_F_O_g+++.docx
2026-03-10 16:03
2011-06-23_JP2011124382A_发明专利_JP2011124382A Printed wiring board, printed wiring board unit, and electronic device_+++A_B_F_M_N_o+++.docx
2026-03-10 16:03
2011-07-21_JP2011142203A_发明专利_JP2011142203A Substrate and wiring method for substrate_+++A_B_O+++.docx
2026-03-10 16:03
2011-08-04_US2011186998A_发明申请_US20110186998A1 RECESSED SEMICONDUCTOR SUBSTRATES_+++A_B_L_O_c_d_f_g+++.docx
2026-03-10 16:03
2011-11-16_TW201140714A_发明专利_TW201140714A 凹入的半導體基底和相關技術 RECESSED SEMICONDUCTOR SUBSTRATES AND ASSOCIATED TECHNIQUES_+++A_B_C_G_L_O+++.docx
2026-03-10 16:03
2011-11-16_TW201140768A_发明专利_TW201140768A 凹陷的半導體基底 RECESSED SEMICONDUCTOR SUBSTRATES_+++A_B_F_G_L_O_c_d_p+++.docx
2026-03-10 16:03
2011-11-17_WO2011097089A_发明申请_WO2011097089A2 RECESSED SEMICONDUCTOR SUBSTRATES_+++A_B_L_O_f_g+++.docx
2026-03-10 16:03
2012-03-13_US8134242B_发明授权_US08134242B2 Integrated circuit package system with concave terminal_+++B_F_o+++.docx
2026-03-10 16:03
2012-09-19_CN102687255A_发明公开_CN102687255A 凹陷半导体衬底_+++A_B_F_G_L_O_c+++.docx
2026-03-10 16:03
2012-12-17_KR1020120135897A_发明公开_KR1020120135897A 리세스된 반도체 기판_+++A_B_G_L_O+++.docx
2026-03-10 16:03
2013-05-23_WO2013072775A_发明申请_WO2013072775A2 PACKAGE ASSEMBLY INCLUDING A SEMICONDUCTOR SUBSTRATE WITH STRESS RELIEF STRUCTURE_+++A_B_F_O_c_d_g_p+++.docx
2026-03-10 16:03
2013-06-01_TW201322418A_发明专利_TW201322418A 包括具有應力消除結構的半導體基板的封裝組裝_+++A_B_F_O_c_g+++.docx
2026-03-10 16:03
2014-05-08_US2014124961A_发明申请_US20140124961A1 TECHNIQUES AND CONFIGURATIONS FOR RECESSED SEMICONDUCTOR SUBSTRATES_+++A_F_G_L_b_c_o_p+++.docx
2026-03-10 16:03
2014-10-16_US2014306350A_发明申请_US20140306350A1 METHOD OF MANUFACTURING THROUGH-GLASS VIAS_+++A_B_c_d_o+++.docx
2026-03-10 16:03
2015-03-04_CN102687255B_发明授权_CN102687255B 凹陷半导体衬底_+++A_B_L_O+++.docx
2026-03-10 16:03
US2004184219A1_Description_20260223_1512_+++A_B_C_O_d_h+++.docx
2026-03-10 16:03
未完成_+++A_E_I_b_c_d_f_g_k_o+++.docx
2026-03-10 16:03
2011-11-17_WO2011097089A_发明申请_WO2011097089A2 RECESSED SEMICONDUCTOR SUBSTRATES_+++A_B_L_O_f_g+++.docx

**对比文件名称**:2011-11-17_WO2011097089A_发明申请_WO2011097089A2 RECESSED SEMICONDUCTOR SUBSTRATES

**目标专利名称**:具有无源器件的低剖型封装CN106030782B

**本次调用的模型名称**:gpt-4

**特征比对表格**

技术特征描述及公开性判断结果对比文件原文引用 (段落编号/位置)公开性论述
**A. 包括:基板** <br>《直接公开》[0017] “The package assembly 100 includes a semiconductor substrate 102...”对比文件明确公开了其封装组件包括一个半导体基板102。本领域技术人员能毫无疑义地确定,对比文件的“semiconductor substrate 102”即对应目标专利的“基板”,该技术特征被直接公开。
**B. 在所述基板的第一表面中的第一凹陷** <br>《直接公开》[0019] “According to various embodiments, a portion of the first surface Al is recessed relative to other portions of the first surface Al to form the recessed region 104 of the semiconductor substrate 102.”对比文件明确记载了基板的第一表面Al的一部分被凹进以形成凹陷区域104。这与目标专利中“在基板第一表面中的第一凹陷”的技术特征完全相同,被直接公开。
**C. 多个第一穿基板通孔,所述第一穿基板通孔延伸穿过所述基板的非凹陷部分** <br>《未公开》[0022] “According to various embodiments, one or more vias 108 are formed in the recessed region 104 of the semiconductor substrate 102. ... provide an electrical or thermal pathway between the first surface Al and the second surface A2...” <br>[0060] “... forming one or more vias (e.g., the one or more vias 108 of FIG. 1) in the semiconductor substrate. The one or more vias are generally formed in the recessed region(s)...”对比文件公开的通孔108是**形成在凹陷区域104内**的(formed in the recessed region)。目标专利明确限定第一穿基板通孔“延伸穿过所述基板的非凹陷部分”,即通孔不位于凹陷内部,而是穿过基板的非凹陷(较厚)区域。两者位置不同,功能也不同(对比文件的通孔因位于凹陷区而长度较短,目标专利的通孔位于非凹陷区以保持较长长度,从而获得更大电感)。本领域技术人员无法从对比文件得出与目标专利相同的技术方案。
**D. 所述多个第一穿基板通孔中的每一者在所述第一表面中毗邻所述第一凹陷的区域中具有第一端** <br>《未公开》[0022] “... one or more vias 108 are formed in the recessed region 104...”基于特征C的分析,对比文件中的通孔108位于凹陷区域104内,其第一端位于凹陷的底部,而非目标专利所要求的在“第一表面中毗邻所述第一凹陷的区域中”。该特征未被公开。
**E. 其中所述多个第一穿基板通孔中的一个通孔通过所述基板的相对第二表面上的导体与所述多个第一穿基板通孔中的另一通孔耦合以形成嵌入式电感器** <br>《未公开》[0022] “... provide an electrical or thermal pathway...” <br>[0031] “Although not shown, one or more other active or passive components can be mounted on the semiconductor substrate 102. The components can include ... inductors...”对比文件公开了通孔108用于提供电通路,并提及无源组件(如电感器)可以安装在基板上。然而,对比文件并未描述或暗示通过基板第二表面上的导体将两个通孔连接起来以形成一个“嵌入式电感器”。形成嵌入式电感器是目标专利的核心发明点之一,用于解决电感随基板减薄而减小的问题。对比文件既未公开该具体结构,也未提及此类作用。因此,该特征未被直接或隐含公开。
**F. 所述器件的第一互连,所述第一互连被包括在所述第一凹陷内并且被耦合至所述第一凹陷** <br>《隐含公开》[0032] “One or more package interconnect structures 114 such as, for example, one or more solder balls, metal posts, or bumps can be formed on the one or more redistribution layers 110...” <br>结合图7、8、12等,互连结构114被描绘为设置在凹陷区域(如504)上方。对比文件明确公开了封装互连结构114(如焊球、金属柱),并且这些结构用于电耦合。虽然说明书文字未明确写“互连被包括在凹陷内”,但从附图(例如图7、8、12)中可以看出,互连结构114是设置在凹陷区域(如504)的表面上的。本领域技术人员结合文字描述的互连结构和附图示意的位置关系,能够合理推断出互连结构可以位于凹陷内并与凹陷耦合。因此,该技术特征被隐含公开。
**G. 以及在所述基板的第一表面上的重分布层,其中所述重分布层被配置成将所述第一互连电耦合至所述多个第一穿基板通孔之一** <br>《隐含公开》[0023] “One or more redistribution layers 110 can be formed on the first surface Al and/or the second surface A2 of the semiconductor substrate 102 to route the electrical signals... between the one or more dies 112 and the one or more vias 108 and between the one or more vias 108 and one or more package interconnect structures 114.”对比文件明确公开了在第一表面Al上形成重分布层110,用于在管芯112、通孔108和封装互连结构114之间路由电信号。虽然目标专利中重分布层用于将互连耦合到通孔,而对比文件主要描述了将管芯耦合到通孔,但本领域技术人员可以理解,重分布层作为布线层的通用功能就是实现任意两点间的电连接。从对比文件公开的“在互连结构114和通孔108之间路由信号”可以合理推断,重分布层110能够被配置为将互连结构114电耦合至通孔108。因此,该特征被隐含公开。
**H. 其特征在于,进一步包括:电容器,所述电容器毗邻所述基板的对向的第二表面,其中第二穿基板通孔电耦合至所述电容器** <br>《未公开》[0031] “... one or more other active or passive components can be mounted on the semiconductor substrate 102. The components can include ... capacitors...”对比文件仅泛泛提及电容器等无源组件可以安装在基板上,但未具体公开电容器“毗邻基板的对向第二表面”且由“第二穿基板通孔”电耦合的结构。目标专利中该特征(H)与特征C中的“第一穿基板通孔”形成对比,强调了一种更短的、可能从凹陷开始的通孔用于连接电容器以减少寄生效应。对比文件完全没有揭示这种特定的结构和目的。因此,该特征未被公开。
**I. 其特征在于,所述嵌入式电感器包括至少两个所述多个第一穿基板通孔** <br>《未公开》同特征E的引用。该特征为特征E(形成嵌入式电感器)的进一步限定。由于特征E未被公开,该从属特征自然也未被公开。
**J. 其特征在于,所述嵌入式电感器包括多个嵌入式电感器** <br>《未公开》同特征E的引用。该特征为特征E(形成嵌入式电感器)的进一步限定。由于特征E未被公开,该从属特征自然也未被公开。
**K. 其特征在于,所述基板包括玻璃基板,并且其中所述第一互连包括焊球** <br>《未公开》[0017] “... semiconductor substrate 102, which is a substrate or interposer that substantially comprises a semiconductor material such as, for example, silicon (Si).” <br>[0032] “... one or more solder balls...”对比文件明确其基板是半导体材料(如硅),而非玻璃基板。虽然互连结构可以包括焊球,但基板材料不同。该组合特征未被公开。
**L. 其特征在于,所述基板包括半导体基板,并且其中所述第一互连包括金属柱** <br>《直接公开》[0017] “... semiconductor substrate 102, which is a substrate or interposer that substantially comprises a semiconductor material such as, for example, silicon (Si).” <br>[0032] “One or more package interconnect structures 114 such as, for example, one or more solder balls, **metal posts**, or bumps...”对比文件明确基板是半导体基板(如硅),并且公开了封装互连结构可以是金属柱(metal posts)。该组合特征被直接公开。
**M. 其特征在于,所述基板包括有机基板,并且其中所述第一互连包括焊球** <br>《未公开》[0017] “... semiconductor substrate 102... substantially comprises a semiconductor material...” <br>[0021] “By using semiconductor fabrication techniques, the semiconductor substrate 102 can include smaller features than other types of substrates such as **laminate (e.g., organic) substrates**.”对比文件明确其基板是半导体材料,并将有机基板作为对比对象,指出半导体基板能实现更小特征。因此,对比文件未公开以有机材料作为基板的技术方案。该特征未被公开。
**N. 其特征在于,所述基板包括有机基板,并且其中所述第一互连包括焊球** <br>《未公开》同特征M。与特征M相同,未被公开。
**O. 其特征在于,进一步包括:在所述基板的第一表面中的第二凹陷** <br>《直接公开》[0037] “FIG. 5 depicts ... at least another recessed region 504, which is a second recessed region, formed in the first surface Al of the semiconductor substrate 102.”对比文件图5及其对应描述明确公开了在第一表面Al上形成至少另一个凹陷区域504,即第二凹陷。该特征被直接公开。
**P. 以及所述器件的第二互连,所述第二互连被包括在所述第二凹陷内并且被耦合至所述第二凹陷,其中所述第二互连包括仅具有关于将所述器件紧固到电路板的机械功能的焊球** <br>《未公开》[0032] “One or more package interconnect structures 114 such as, for example, one or more solder balls... can be formed... to further route the electrical signals...”对比文件公开的互连结构114(包括焊球)主要用于“路由电信号”(route the electrical signals),即具有电功能。虽然互连结构必然也提供机械紧固作用,但对比文件并未区分或公开某些焊球“仅具有机械功能”而不用于导电。目标专利明确限定了第二互连(焊球)的“仅机械功能”属性,这是一个特定的技术特征,未被对比文件公开。

<<<A>>><<<B>>><<<L>>><<<O>>><<<f>>><<<g>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE