返回项目页面
对比文件列表
1997-06-20_None_发明专利_JPH09162527A Printed board for mounting bga thereon_+++A_B_F_O_m+++.docx
2026-03-10 16:02
2000-03-03_JP2000068399A_发明专利_JP2000068399A Semiconductor device_+++A_B_C_D_F_M_N_O_g+++.docx
2026-03-10 16:02
2002-09-27_JP2002280490A_发明专利_JP2002280490A Circuit board and its manufacturing method as well as semiconductor device using the same_+++A_F_G_c_o+++.docx
2026-03-10 16:02
2003-05-27_US6569604B_发明授权_US06569604B1 Blind via formation in a photoimageable dielectric material_+++A_C_F_O_b_d_g_k_m+++.docx
2026-03-10 16:02
2004-02-26_US2004036170A_发明申请_US20040036170A1 Double bumping of flexible substrate for first and second level interconnects_+++A_B_C_D_F_G_O+++.docx
2026-03-10 16:02
2008-04-30_JP4082220B_发明专利_JP4082220B2 Wiring board, a method of manufacturing a semiconductor module and semiconductor module_+++A_b_c_k_l_m_n_o+++.docx
2026-03-10 16:02
2009-07-02_US2009166396A_发明申请_US20090166396A1 MICROBALL ATTACHMENT USING SELF-ASSEMBLY FOR SUBSTRATE BUMPING_+++A_B_F_o+++.docx
2026-03-10 16:02
2010-04-27_US7704796B_发明授权_US07704796B2 Semiconductor device and method of forming recessed conductive vias in saw streets_+++A_B_F_O_g+++.docx
2026-03-10 16:03
2011-06-23_JP2011124382A_发明专利_JP2011124382A Printed wiring board, printed wiring board unit, and electronic device_+++A_B_F_M_N_o+++.docx
2026-03-10 16:03
2011-07-21_JP2011142203A_发明专利_JP2011142203A Substrate and wiring method for substrate_+++A_B_O+++.docx
2026-03-10 16:03
2011-08-04_US2011186998A_发明申请_US20110186998A1 RECESSED SEMICONDUCTOR SUBSTRATES_+++A_B_L_O_c_d_f_g+++.docx
2026-03-10 16:03
2011-11-16_TW201140714A_发明专利_TW201140714A 凹入的半導體基底和相關技術 RECESSED SEMICONDUCTOR SUBSTRATES AND ASSOCIATED TECHNIQUES_+++A_B_C_G_L_O+++.docx
2026-03-10 16:03
2011-11-16_TW201140768A_发明专利_TW201140768A 凹陷的半導體基底 RECESSED SEMICONDUCTOR SUBSTRATES_+++A_B_F_G_L_O_c_d_p+++.docx
2026-03-10 16:03
2011-11-17_WO2011097089A_发明申请_WO2011097089A2 RECESSED SEMICONDUCTOR SUBSTRATES_+++A_B_L_O_f_g+++.docx
2026-03-10 16:03
2012-03-13_US8134242B_发明授权_US08134242B2 Integrated circuit package system with concave terminal_+++B_F_o+++.docx
2026-03-10 16:03
2012-09-19_CN102687255A_发明公开_CN102687255A 凹陷半导体衬底_+++A_B_F_G_L_O_c+++.docx
2026-03-10 16:03
2012-12-17_KR1020120135897A_发明公开_KR1020120135897A 리세스된 반도체 기판_+++A_B_G_L_O+++.docx
2026-03-10 16:03
2013-05-23_WO2013072775A_发明申请_WO2013072775A2 PACKAGE ASSEMBLY INCLUDING A SEMICONDUCTOR SUBSTRATE WITH STRESS RELIEF STRUCTURE_+++A_B_F_O_c_d_g_p+++.docx
2026-03-10 16:03
2013-06-01_TW201322418A_发明专利_TW201322418A 包括具有應力消除結構的半導體基板的封裝組裝_+++A_B_F_O_c_g+++.docx
2026-03-10 16:03
2014-05-08_US2014124961A_发明申请_US20140124961A1 TECHNIQUES AND CONFIGURATIONS FOR RECESSED SEMICONDUCTOR SUBSTRATES_+++A_F_G_L_b_c_o_p+++.docx
2026-03-10 16:03
2014-10-16_US2014306350A_发明申请_US20140306350A1 METHOD OF MANUFACTURING THROUGH-GLASS VIAS_+++A_B_c_d_o+++.docx
2026-03-10 16:03
2015-03-04_CN102687255B_发明授权_CN102687255B 凹陷半导体衬底_+++A_B_L_O+++.docx
2026-03-10 16:03
US2004184219A1_Description_20260223_1512_+++A_B_C_O_d_h+++.docx
2026-03-10 16:03
未完成_+++A_E_I_b_c_d_f_g_k_o+++.docx
2026-03-10 16:03
2014-10-16_US2014306350A_发明申请_US20140306350A1 METHOD OF MANUFACTURING THROUGH-GLASS VIAS_+++A_B_c_d_o+++.docx

对比文件名称:2014-10-16_US2014306350A_发明申请_US20140306350A1 METHOD OF MANUFACTURING THROUGH-GLASS VIAS

目标专利名称:具有无源器件的低剖型封装CN106030782B

本次调用的模型名称:DeepSeek-R1

技术特征描述以及公开性判断结果对比文件原文引用公开性论述
**技术特征A:包括:基板**《直接公开》第[0027]段:“Through-glass vias can be provided in glass substrates having thicknesses of at about 100-700 microns.” <br> 第[0031]段:“...a glass substrate having first and second substantially planar parallel surfaces...”对比文件明确、反复地描述了“glass substrate(玻璃基板)”,其构成了制造通孔和电子器件的基础结构。本领域技术人员能够毫无疑义地确定对比文件公开了“基板”这一技术特征。因此,该特征被直接公开。
**技术特征B:在所述基板的第一表面中的第一凹陷**《直接公开》第[0031]段:“...forming a first channel in the first substantially planar parallel surface and a second channel in the second substantially planar parallel surface.” <br> 附图2-4,以及第[0042]段:“FIG. 2 shows a representation of a glass substrate in which etching from the top produces a channel 22 on the top of the glass substrate.”对比文件详细描述了在玻璃基板的表面通过蚀刻等方法形成“channel(通道)”。根据说明书附图2-4及文字描述,该“channel”是在基板表面形成的凹入结构,即一种“凹陷”。本领域技术人员能够毫无疑义地将对比文件中的“channel”理解为基板表面上的凹陷结构。因此,该特征被直接公开。
**技术特征C:多个第一穿基板通孔,所述第一穿基板通孔延伸穿过所述基板的非凹陷部分,**《隐含公开》第[0031]段:“The first channel and the second channel intersect to form a quadrilateral through-glass via hole having via openings at the first and second substantially planar parallel surfaces.” <br> 第[0033]段:“...forms a first via hole having sidewalls and a via opening in the first side of the glass substrate and a second via hole having sidewalls and a via opening in the second side of the glass substrate. The first and second via holes intersect...”对比文件的核心内容是制造“through-glass via hole(玻璃通孔)”。该通孔由第一表面和第二表面的通道相交贯通形成,其本质是延伸穿过整个基板的孔。对比文件未明确区分通孔是否穿过“非凹陷部分”,但根据其形成原理(双面通道蚀刻相交),最终形成的贯通孔必然穿过未被蚀刻为通道的基板主体部分(即“非凹陷部分”)。本领域技术人员通过阅读对比文件,能够合理推断出存在“延伸穿过基板非凹陷部分的通孔”。因此,该特征被隐含公开。
**技术特征D:所述多个第一穿基板通孔中的每一者在所述第一表面中毗邻所述第一凹陷的区域中具有第一端**《隐含公开》第[0031]段:“...forming a first channel in the first substantially planar parallel surface... The first channel and the second channel intersect to form a quadrilateral through-glass via hole having via openings at the first and second substantially planar parallel surfaces.” <br> 第[0042]段:“...an intersection point of the two etch channels 22 and 32 (the confluence) provides a source of where the glass substrate is completely etched away and a via 44 is formed.”对比文件公开的通孔(via)由第一表面的通道(channel)和第二表面的通道相交形成。因此,通孔在第一表面的开口必然位于该第一表面的通道(即凹陷)之内或与凹陷区域直接相连。由于通道是凹陷,通孔开口位于凹陷区域内,这必然意味着通孔的“第一端”位于“毗邻第一凹陷的区域中”(实际上就在凹陷内部)。本领域技术人员通过逻辑推理能够得出这一结论。因此,该特征被隐含公开。
**技术特征E:,其中所述多个第一穿基板通孔中的一个通孔通过所述基板的相对第二表面上的导体与所述多个第一穿基板通孔中的另一通孔耦合以形成嵌入式电感器**《未公开》未发现相关内容。对比文件全文专注于玻璃通孔的制造方法、结构及其作为垂直互连的用途,例如连接MEMS器件、IC、焊盘等(参见第[0028], [0036], [0056]段)。未提及任何通过基板一表面的导体将两个通孔耦合在一起以形成“嵌入式电感器”的技术内容。电感器的形成及其特定结构(两个通孔通过表面导体耦合)并非本领域技术人员能从对比文件公开的通孔结构中合理推断出的。因此,该特征未被公开。
**技术特征F:所述器件的第一互连,所述第一互连被包括在所述第一凹陷内并且被耦合至所述第一凹陷**《未公开》未发现相关内容。对比文件公开了在基板表面形成通道(凹陷),但并未描述将“互连”(如焊球、金属柱等)放置或容纳在这些凹陷内,更未提及将该互连“耦合至所述第一凹陷”。对比文件中的通道主要用于形成通孔或作为蚀刻过程中的结构,其用途与目标专利中用于容纳并耦合互连件以降低封装高度的凹陷有本质区别。因此,该特征未被公开。
**技术特征G:以及在所述基板的第一表面上的重分布层,其中所述重分布层被配置成将所述第一互连电耦合至所述多个第一穿基板通孔之一。**《未公开》未发现相关内容。对比文件提到在形成通孔后,可以在基板表面沉积导电薄膜并图案化以形成电学连接(如第[0047], [0051]段所述)。然而,该薄膜层的作用是作为通孔的导电涂层或形成焊盘、走线,并未被描述为用于将“容纳在凹陷内的互连”电耦合至特定通孔的“重分布层”。由于特征F(容纳互连的凹陷)未被公开,特征G的配置前提不存在。因此,该特征未被公开。
**技术特征H:其特征在于,进一步包括:电容器,所述电容器毗邻所述基板的对向的第二表面,其中第二穿基板通孔电耦合至所述电容器。**《未公开》未发现相关内容。对比文件未提及任何“电容器”结构,也未描述任何通孔被专门用于电耦合至电容器。因此,该特征未被公开。
**技术特征I:其特征在于,所述嵌入式电感器包括至少两个所述多个第一穿基板通孔。**《未公开》未发现相关内容。由于形成嵌入式电感器的特征E未被公开,因此构成该电感器的具体组件(至少两个第一穿基板通孔)也未被公开。对比文件中的通孔是独立的垂直互连结构,未教导将其组合以形成电感器。因此,该特征未被公开。
**技术特征J:其特征在于,所述嵌入式电感器包括多个嵌入式电感器。**《未公开》未发现相关内容。同上,嵌入式电感器本身未被公开,因此“多个嵌入式电感器”也未被公开。因此,该特征未被公开。
**技术特征K:其特征在于,所述基板包括玻璃基板,并且其中所述第一互连包括焊球。**《部分直接公开,部分未公开》第[0027], [0031]段等多处提及“glass substrate”。<br> 未发现“焊球”相关内容。对比文件明确、直接地公开了基板为“玻璃基板”。因此,“所述基板包括玻璃基板”被直接公开。然而,对比文件未公开“第一互连”,更未提及该互连是“焊球”。因此,“其中所述第一互连包括焊球”未被公开。作为一个整体,技术特征K未被完全公开。
**技术特征L:其特征在于,所述基板包括半导体基板,并且其中所述第一互连包括金属柱。**《未公开》未发现相关内容。对比文件主要针对玻璃基板(glass substrate),仅在背景技术[0005]段提及MEMS可能使用硅等半导体材料,但未在具体实施例中公开使用半导体基板。同时,也未公开“金属柱”作为互连。因此,该特征未被公开。
**技术特征M:其特征在于,所述基板包括有机基板,并且其中所述第一互连包括焊球。**《未公开》未发现相关内容。对比文件未提及“有机基板”,也未公开“焊球”作为互连。因此,该特征未被公开。
**技术特征N:其特征在于,所述基板包括有机基板,并且其中所述第一互连包括焊球。**《未公开》未发现相关内容。同特征M,该特征未被公开。
**技术特征O:其特征在于,进一步包括:在所述基板的第一表面中的第二凹陷**《隐含公开》第[0031]段:“...forming a first channel in the first substantially planar parallel surface...” <br> 第[0062]段:“To form a through-glass via hole having differently sized via openings on the top and bottom side of the substrate, differently sized aligned mask openings in the masks may be formed.”对比文件的方法涉及在基板表面形成通道(凹陷)以制造通孔。说明书[0062]段提到可以形成不同尺寸的开口,暗示了可以形成多个通道/凹陷。此外,本领域技术人员可以理解,为了实现多个通孔互连,在基板的第一表面上形成多个通道(凹陷)是制造过程的必然选择和常规实践。因此,可以合理推断对比文件隐含公开了在基板第一表面中存在“第二凹陷”。因此,该特征被隐含公开。
**技术特征P:以及所述器件的第二互连,所述第二互连被包括在所述第二凹陷内并且被耦合至所述第二凹陷,其中所述第二互连包括仅具有关于将所述器件紧固到电路板的机械功能的焊球。**《未公开》未发现相关内容。对比文件未公开任何“互连”被容纳在凹陷中,也未区分互连的电学功能和机械功能。特别地,“仅具有机械功能的焊球”这一特定技术内容在对比文件中完全没有记载。因此,该特征未被公开。

<<<A>>><<<B>>><<<c>>><<<d>>><<<o>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE