对比文件名称：2008-07-15_US7400750B_发明授权_US07400750B2 Fingerprint sensor and fabrication method thereof
目标专利名称：204具有涂布的压电层的超声波接收器CN105264545B
本次调用的模型名称：DeepSeek-R1
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：其包括：超声波接收器，用于检测在所述超声波接收器的第一表面处接收到的超声波能量，《直接公开》 | [0003] ... the ultrasonic type fingerprint sensor can obtain reliable sensing results regardless of the state of the fingerprint part of the finger.<br>[0037] ... When the entire surface of the fingerprint contact layer 34 of a unit element of the fingerprint sensor according to the present invention contacts the ridges of the fingerprint part of a person's finger, the ultrasonic waves are mostly absorbed into the skin tissue of the person's finger. Thus, the ultrasonic waves are hardly reflected. ... [0038] FIG. 3E is a circuit diagram showing the operation of the fingerprint sensor according to the present invention. ... the fingerprint sensor, which contacts the fingerprint part of a person's finger, receives a signal generated from the reflected ultrasonic waves and transmits the signal to a controller (not shown). | 对比文件明确公开了使用超声波进行指纹感测的系统（[0003]），并详细描述了其作为超声波传感器（接收器）的工作原理：压电区域32产生超声波，超声波传播至指纹接触层34，根据指纹脊谷与接触层的接触情况，部分超声波被反射回传感器内部（[0037]）。该传感器接收反射的超声波信号并传输至控制器进行处理以检测指纹（[0038]）。这明确公开了一个用于检测在其表面（指纹接触层34）接收到的超声波能量的超声波传感器（接收器）。因此，技术特征A被对比文件直接公开。 |
| **技术特征B**：所述超声波接收器包含安置在衬底上的像素电路的阵列，《直接公开》 | [0027] ... A CMOS structure in which a negative-channel metal-oxide semiconductor (NMOS) structure and a positive-channel metal-oxide semiconductor (PMOS) structure are formed on an n-type or p-type substrate is formed as a lower structure of the fingerprint sensor according to the present invention.<br>[0035] ... The fingerprint sensor according to the present invention may have an M×N matrix structure in which such unit elements are arrayed. | 对比文件公开了指纹传感器具有CMOS结构（[0027]），该结构形成于衬底（n型或p型衬底21）上。该传感器可以具有M×N矩阵结构，其中单元元件（unit elements）被阵列化（[0035]）。每个单元元件包含CMOS电路（用于信号处理）和上方的压电传感结构，共同构成一个感测像素。因此，安置在衬底上的像素电路（CMOS电路）阵列被直接公开。 |
| **技术特征C**：其中通过如下操作制造所述超声波接收器：将含有聚合物的溶液涂布到像素电路的所述阵列的第一侧上，《直接公开》 | [0052] The piezoelectric region 32 may be formed of a general piezoelectric material or an oxide-family or polymer-family piezoelectric material. Such a piezoelectric material may be PZT, PST, Quartz, (Pb, Sm)TiO3, PMN(Pb(MgNb)O3)-PT(PbTiO3), **PVDF, or PVDF-TrFe**.<br>[0050] The lower electrode 31 is covered with a piezoelectric material such as PZT, **using a Sol-Gel process** or sputtering, to form a piezoelectric region 32 having a thickness of about 0.5-20 μm. | 对比文件公开了压电区域32可以由聚合物家族压电材料形成，例如PVDF或PVDF-TrFe（[0052]），并且公开了形成该压电区域的方法包括使用溶胶-凝胶法（Sol-Gel process）（[0050]）。溶胶-凝胶法是一种涉及将含有前驱体（对于聚合物，即含有聚合物的溶液）的溶胶涂布到基底上，然后通过凝胶化、干燥等步骤形成固体膜的技术。因此，对比文件公开了通过涂布含有聚合物（PVDF或PVDF-TrFe）的溶液（溶胶）来形成压电层（区域）的方法。虽然对比文件未明确限定涂布到“像素电路阵列的第一侧”，但其公开了在包含CMOS结构（像素电路）的绝缘层（第二绝缘层25b）上形成下电极31，然后在下电极31上形成压电区域32（[0059], [0050]），这等同于在像素电路阵列的“上侧”（第一侧）进行涂布形成。因此，技术特征C被直接公开。 |
| **技术特征D**：所述阵列中的每一个像素电路包含至少一个薄膜晶体管TFT元件和像素输入电极《直接公开》 | [0027] ... A CMOS structure ... is formed as a lower structure ...<br>[0030] ... A first gate 27a is formed ... to face the n-type source 22a and the n-type drain 22b. A second gate 27b is formed ... to face the p-type source 24a and the p-type drain 24b.<br>[0031] A second insulating layer 25b is formed on the above-described CMOS structure, i.e., on the first insulating layer 25a, the first and second gates 27a and 27b, and the first and second electrodes 26a and 26b.<br>[0032] ... A lower electrode 31 is formed on the central portion of the second insulating layer 25b ... and **is electrically connected to the conductive material of the first via holes 28a and 28b**. | 对比文件详细描述了每个像素单元的下部结构是CMOS结构（[0027]），该结构包含NMOS和PMOS晶体管（即至少一个晶体管元件）（[0030]）。该CMOS结构上方形成有绝缘层（第二绝缘层25b），并通过通孔（28a, 28b）填充导电材料实现电连接（[0031]）。下电极31形成在绝缘层上，并通过这些通孔中的导电材料电连接到CMOS结构的特定端子（n型漏极22b和p型源极24a）（[0032]）。下电极31用于向压电区域32施加电压以产生超声波，同时也用于接收压电效应产生的电信号（参见图3E电路），其功能等同于目标专利中电耦合到像素电路、用于接收压电层产生电荷的“像素输入电极”。因此，包含至少一个晶体管（TFT/CMOS）和像素输入电极（下电极31）的像素电路被直接公开。 |
| **技术特征E**：使所述聚合物结晶以形成结晶聚合物层《未被公开》 | 无对应内容。 | 对比文件虽然公开了使用PVDF或PVDF-TrFe作为压电材料（[0052]），并提及使用溶胶-凝胶法或溅射形成压电区域（[0050]），但完全没有描述使聚合物“结晶”（crystallize）以形成“结晶聚合物层”（crystalline polymer layer）的具体工艺步骤或条件。形成压电聚合物膜（特别是通过溶胶-凝胶法）通常可能涉及结晶过程，但对比文件说明书并未提及这一关键步骤。因此，本领域技术人员无法从对比文件中毫无疑义地得出或必然推断出“使聚合物结晶以形成结晶聚合物层”这一具体技术特征。技术特征E未被公开。 |
| **技术特征F**：以及执行成极工艺，其包含跨越所述结晶聚合物层施加电场以形成压电层以使得所述压电层与所述像素输入电极电接触《未被公开》 | [0038] ... The piezoelectric region 32 generates ultrasonic waves due to power applied by the lower and upper electrodes 31 and 33. | 对比文件公开了压电区域32在上下电极（31, 33）施加的电压（power）下产生超声波（[0038]）。这暗示压电材料需要具有压电性。然而，对比文件完全没有描述任何“成极工艺”（poling process），即通过施加强电场使聚合物偶极子定向排列以赋予其压电性的步骤。对于PVDF或PVDF-TrFE这类铁电聚合物，成极是其获得压电性的关键后处理步骤。对比文件未提及此步骤，也未描述“跨越结晶聚合物层施加电场以形成压电层”。虽然压电层（区域32）与下电极（像素输入电极31）是电接触的（[0032]），但这是通过沉积工艺实现的物理接触，而非通过成极工艺“使得”其电接触。成极工艺的目的在于极化材料，而非建立电接触。因此，技术特征F未被公开。 |
| **技术特征G**：以及沉积在所述压电层上的接收器偏置电极，其中所述接收器偏置电极经配置以控制相应信号被传递至所述TFT元件。《未被公开》 | [0032] ... An upper electrode 33 is formed on the piezoelectric region 32.<br>[0038] The piezoelectric region 32 generates ultrasonic waves due to power applied by the lower and upper electrodes 31 and 33. | 对比文件公开了在压电区域32上形成上电极33（[0032]），并且该上电极33与下电极31一起用于向压电区域32施加电压以产生超声波（[0038]）。然而，目标专利中的“接收器偏置电极”是沉积在压电层上，用于“控制相应信号被传递至所述TFT元件”（参见说明书[0037]：接收器偏置电极可以被接地或偏置，以控制哪些信号被传递到TFT阵列）。对比文件的上电极33在说明书描述中仅作为产生超声波的驱动电极（发射功能）或可能的公共电极，并未被描述或暗示其具有作为“接收器偏置电极”以控制信号传递至下方CMOS/TFT元件的功能。两者的作用不同。因此，技术特征G未被公开。 |
| **技术特征H**：其中所述像素输入电极是由导电薄膜形成的。《直接公开》 | [0049] ... a lower electrode 31 is formed of a metal such as Pt, Ti, Pd, Al, or Cu on the second insulating layer 25b, using sputtering or CVD, to a thickness of about 0.01-1 μm. | 对比文件明确公开了下电极31由金属（如Pt, Ti, Pd, Al, Cu）形成，采用溅射或CVD方法，厚度约为0.01-1微米（[0049]）。金属薄膜即是一种导电薄膜。该下电极31对应于技术特征D中已认定的“像素输入电极”。因此，“像素输入电极是由导电薄膜形成的”这一特征被直接公开。 |
| **技术特征I**：其中将含有聚合物的溶液涂布到像素电路的所述阵列的第一侧上包含将助粘剂涂布到所述像素电路阵列上。《未被公开》 | 无对应内容。 | 对比文件在描述形成压电区域32或指纹接触层34的工艺中（[0050], [0052]），均未提及任何“助粘剂”（adhesion promoter）的使用。虽然溶胶-凝胶法可能涉及改善附着力的步骤，但对比文件说明书并未公开此具体技术手段。因此，技术特征I未被公开。 |
| **技术特征J**：其中通过旋涂、槽缝式涂布、浸渍、施配或喷射执行涂布含有所述聚合物的所述溶液。《未被公开》 | [0052] ... a fingerprint contact layer 34 is formed ... using spin-coating or an e-beam ... | 对比文件在描述形成指纹接触层34时提到了旋涂（spin-coating）（[0052]），但并未提及该旋涂工艺用于涂布含有聚合物的溶液以形成压电区域32。对于压电区域32的形成，对比文件仅提及“using a Sol-Gel process or sputtering”（[0050]）。溶胶-凝胶法可以涵盖多种涂布方式，但对比文件未明确列举旋涂、槽缝式涂布、浸渍、施配或喷射这些具体涂布方式。因此，本领域技术人员无法从对比文件中确定其使用了技术特征J所列举的任一具体涂布方式。技术特征J未被公开。 |
| **技术特征K**：其中所述聚合物包含铁电聚合物。《直接公开》 | [0052] The piezoelectric region 32 may be formed of a general piezoelectric material or an oxide-family or polymer-family piezoelectric material. Such a piezoelectric material may be PZT, PST, Quartz, (Pb, Sm)TiO3, PMN(Pb(MgNb)O3)-PT(PbTiO3), **PVDF, or PVDF-TrFe**. | 对比文件明确列举了压电区域32可以使用的聚合物家族压电材料包括PVDF（聚偏二氟乙烯）和PVDF-TrFe（聚偏二氟乙烯-三氟乙烯共聚物）（[0052]）。PVDF及其共聚物是公知的铁电聚合物。因此，“聚合物包含铁电聚合物”这一特征被直接公开。 |
| **技术特征L**：其中所述聚合物具有特性居里温度和熔点，并且使所述聚合物结晶包含在所述居里温度与所述熔点之间的温度下焙烤所述聚合物至少一小时。《未被公开》 | 无对应内容。 | 对比文件完全没有提及聚合物的“居里温度”（Curie temperature）和“熔点”（melting point）特性，更没有公开在居里温度与熔点之间的温度下进行“焙烤”（baking）至少一小时的结晶工艺条件。技术特征L是非常具体和限定的工艺参数，对比文件未提供任何相关信息。因此，技术特征L未被公开。 |
| **技术特征M**：其中在执行所述成极工艺之前，施加导电材料以将所述像素电路的端子电短路到接地。《未被公开》 | 无对应内容。 | 对比文件未描述任何“成极工艺”（如特征F所述），自然也未描述在成极工艺之前施加导电材料将像素电路端子短路到接地的保护措施。技术特征M是目标专利中为了保护TFT元件在成极过程中免受高压电场损害而采取的特定步骤，对比文件中完全没有提及。因此，技术特征M未被公开。 |
| **技术特征N**：其中所述导电材料是导电橡胶或导电墨水。《未被公开》 | 无对应内容。 | 由于技术特征M（施加导电材料以短路端子）未被公开，因此用于该目的的特定导电材料（导电橡胶或导电墨水）也未被公开。对比文件中未提及导电橡胶或导电墨水用于此目的。 |
| **技术特征O**：其中所述接收器偏置电极包含第一铜子层和第二镍子层。《未被公开》 | [0050] An upper electrode 33 is formed of a material such as Pt, Ti, Pd, Al, or Cu on the piezoelectric region 32, using sputtering or CVD, to have a thickness of about 0.01-1 μm. | 对比文件公开的上电极33是由单一材料（如Pt, Ti, Pd, Al, Cu）形成的单层结构（[0050]），并未公开其包含“第一铜子层和第二镍子层”这样的特定双层结构。技术特征O是接收器偏置电极的特定层状构成，未被对比文件公开。 |
| **技术特征P**：其中所述第一铜子层是150埃厚，并且所述第二镍子层是850埃厚。《未被公开》 | 无对应内容。 | 对比文件完全没有提及上电极（或其任何层）具有“150埃厚的铜子层”和“850埃厚的镍子层”这样的具体厚度和材料组合。技术特征P是非常具体的尺寸参数，未被公开。 |
<<<A>>><<<B>>><<<C>>><<<D>>><<<H>>><<<K>>>