**对比文件名称**：2003-12-23_US6668164B_发明授权_US06668164B2 Method and apparatus for reducing intermodulation distortion in a low current drain automatic gain control system
**目标专利名称**：400具有内建负载衰减器的宽带数_模转换器CN102549929B
**本次调用模型名称**：OpenAI GPT-4
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A：其包括：数/模转换器DAC，其具有第一输出端和第二输出端，《隐含公开》** | 说明书第【0016】段：“The gain control value 194 is conveyed in the combined signal 181 as a binary ‘word’ of information to a digital to analog converter (DAC) input of the LNA 116”。 | 对比文件公开了在自动增益控制系统中使用数/模转换器（DAC）将数字增益控制字转换为模拟控制信号，以控制低噪声放大器（LNA）。一个DAC必然有其输出端，用于将转换后的模拟信号输出。虽然对比文件未明确其DAC是单端还是差分输出，但在本领域中，DAC具有输出端是其在电路中进行信号转换和传输所必需的结构特征。因此，本领域技术人员可以毫无疑义地推断出该DAC具有用于输出的端口。鉴于目标专利中的DAC输出端用于连接后续电路（如负载衰减器），而对比文件中的DAC输出用于控制LNA，两者均是DAC完成其功能（将数字信号转换为模拟信号并输出）所必需的组成部分。因此，该技术特征被对比文件隐含公开。 |
| **技术特征B：其中所述DAC包括双级联电流源和差动电流模式开关DCMS，《未公开》** | 未找到相关内容。 | 对比文件仅提及DAC作为增益控制信号生成的一部分，但完全没有描述该DAC的内部具体电路结构，特别是未提及“双级联电流源”或“差动电流模式开关（DCMS）”这类具体的晶体管级电路架构。目标专利中的这些特征是其实现低功率、高分辨率宽带性能的关键电路设计。对比文件中的DAC是实现AGC功能的一个通用组件，其内部实现方式并未被揭示。因此，该技术特征既未被直接公开，也无法从对比文件中隐含推导得出。 |
| **技术特征C：直流DC补偿级，其具有连接到所述DAC相应的所述第一输出端和第二输出端的第一输出端和第二输出端，《未公开》** | 说明书第【0016】段：“The decimated I and Q signals are DC offset corrected in DC offset fine control functions 140, 142”。 | 对比文件公开了DC偏移校正功能（DC offset fine control functions），但其作用是在信号处理链中校正I、Q基带信号的直流偏移，以确保信号处理的准确性。这与目标专利中“DC补偿级”的作用有本质不同。根据目标专利说明书[0021]、[0036]段，其DC补偿级的作用是将直流分量添加到DAC的模拟输出，并为负载衰减器的操作提供额外电流。两者在电路中的位置、功能和技术目的均不相同。因此，对比文件中的DC偏移校正电路不能等同于目标专利的DC补偿级，该技术特征未被公开。 |
| **技术特征D：负载衰减器，其经适配以起隔离级的作用且具有第一输入端和第二输入端，《未公开》** | 说明书第【0016】段：“attenuates the intercepted signal 113 in a step attenuator 114 according to an attenuator control signal 189”。 | 对比文件公开了“步进衰减器（step attenuator）”，它是一个受控于AGC的可切换衰减器，用于在前端对射频信号进行粗调衰减。而目标专利的“负载衰减器”是一个内置的、具有主动反馈结构的电路（如图3中的放大器348a/b和晶体管344a/b），其核心作用是“起隔离级的作用”，确保DAC性能不受外部负载影响，并提供低输入阻抗以快速释放毛刺能量（见说明书[0023]、[0043]段）。两者虽然名称中都有“衰减器”，但电路结构、控制方式、在系统中所处位置（射频前端 vs. DAC后级模拟输出）以及所解决的技术问题完全不同。因此，该技术特征未被公开。 |
| **技术特征E：其中所述DAC的所述第一输出端和第二输出端和所述DC补偿级的所述第一输出端和第二输出端被输入进所述负载衰减器相应的所述第一输入端和第二输入端，《未公开》** | 未找到相关内容。 | 该技术特征描述了DAC、DC补偿级与负载衰减器三者之间的具体连接关系。如前述分析，对比文件既未公开目标专利中具有特定结构的负载衰减器，也未公开其DC补偿级。因此，这种特定的电路互连关系自然也无从谈起，未被对比文件公开。 |
| **技术特征F：且其中所述DC补偿级提供额外电流以使能所述负载衰减器在它的整个操作区域上的操作。《未公开》** | 未找到相关内容。 | 该技术特征限定了DC补偿级的一个具体功能：为负载衰减器提供工作所需的偏置电流。对比文件中没有提及任何类似“负载衰减器”的部件，更没有描述为这种部件提供额外电流的补偿级。该功能是目标专利电路特有的设计细节，完全未被对比文件披露。 |
| **技术特征G：其中所述双级联电流源具有输出端且所述DCMS具有输入端，且其中所述双级联电流源的所述输出端连接到所述DCMS的所述输入端且连接到导轨电压。《未公开》** | 未找到相关内容。 | 该技术特征描述了双级联电流源与差动电流模式开关（DCMS）之间的具体连接关系。对比文件完全没有公开“双级联电流源”和“DCMS”这些电路模块，因此它们之间的连接关系自然也未被公开。 |
| **技术特征H：其中所述双级联电流源包括：第一p型金属氧化物半导体PMOS晶体管，其中所述第一PMOS晶体管的源极连接到导轨电压且所述第一PMOS晶体管的栅极连接到第一偏压电压《未公开》** | 未找到相关内容。 | 该技术特征具体限定了双级联电流源的第一级PMOS晶体管的连接方式。对比文件的电路描述集中在射频接收机的系统框图和控制逻辑，例如LNA、混频器、滤波器、AGC处理器等，并未深入到DAC内部采用PMOS晶体管构成的具体电流源电路。因此，该具体的晶体管级电路特征未被公开。 |
| **技术特征I：第二PMOS晶体管，其中所述第二PMOS晶体管的源极连接到所述第一PMOS晶体管的漏极且所述第二PMOS晶体管的栅极连接到第二偏压电压。《未公开》** | 未找到相关内容。 | 该技术特征具体限定了双级联电流源的第二级PMOS晶体管的连接方式，与特征H构成完整的双级联结构。同样，对比文件未披露任何关于DAC内部使用级联PMOS晶体管作为电流源的细节。因此，该特征未被公开。 |
| **技术特征J：其中从所述负载衰减器发现的所述DAC的电阻等于所述第二PMOS晶体管的跨导乘以第一电阻乘以第二电阻，其中所述第一电阻是所述第二PMOS晶体管的从漏极到所述源极的电阻，且其中所述第二电阻是所述第一PMOS晶体管的从所述漏极到所述源极的电阻。《未公开》** | 未找到相关内容。 | 该技术特征是一个基于特定电路结构（双级联PMOS电流源）的数学模型或性能参数描述。对比文件不仅没有公开所述的双级联PMOS电流源结构，更没有涉及从负载衰减器看入的DAC电阻的计算公式。这是目标专利电路特有的分析和设计参数，未被公开。 |
| **技术特征K：其中所述DCMS包括：第一p型金属氧化物半导体PMOS晶体管，其中所述第一PMOS晶体管的源极连接到所述双级联电流源的所述输出端，所述第一PMOS晶体管的栅极连接到第一数据输入端，且所述第一PMOS晶体管的漏极连接到所述DAC的所述第一输出端《未公开》** | 未找到相关内容。 | 该技术特征具体描述了差动电流模式开关（DCMS）中一个开关管的连接关系。对比文件完全没有公开DAC内部使用PMOS晶体管作为数据开关的电路结构。因此，该特征未被公开。 |
| **技术特征L：第二PMOS晶体管，其中所述第二PMOS晶体管的源极连接到所述双级联电流源的所述输出端，所述第二PMOS晶体管的栅极连接到第二数据输入端，且所述第二PMOS晶体管的漏极连接到所述DAC的所述第二输出端。《未公开》** | 未找到相关内容。 | 该技术特征描述了DCMS中另一个开关管的连接，与特征K共同构成差动开关对。同理，对比文件未公开此具体电路结构。 |
| **技术特征M：其中所述DC补偿级包括：第一p型金属氧化物半导体PMOS晶体管，其中所述第一PMOS晶体管的源极连接到导轨电压，其中所述第一PMOS晶体管的漏极连接到所述DAC的所述第一输出端，且其中所述第一PMOS晶体管的栅极连接到PMOS偏压电压VBP《未公开》** | 未找到相关内容。 | 该技术特征具体限定了DC补偿级中一个PMOS晶体管的连接方式。对比文件未公开任何结构与功能上与目标专利DC补偿级相同的电路，更未提及使用PMOS晶体管以所述方式连接来实现直流补偿。 |
| **技术特征N：第二PMOS晶体管，其中所述第二PMOS晶体管的源极连接到所述导轨电压，其中所述第二PMOS晶体管的漏极连接到所述DAC的所述第二输出端，且其中所述第二PMOS晶体管的栅极连接到VBP。《未公开》** | 未找到相关内容。 | 该技术特征描述了DC补偿级中另一个PMOS晶体管的连接，与特征M构成对称结构。同理，未被公开。 |
| **技术特征O：其中所述负载衰减器包括：第一放大器，其中所述第一放大器的正输入端接收第一参考信号《未公开》** | 未找到相关内容。 | 该技术特征描述了负载衰减器内部包含放大器并接收参考信号的具体结构。对比文件中的步进衰减器是简单的受控衰减网络，不包含运算放大器或类似的主动反馈元件，也没有接收参考信号以设定输出电压的机制。因此，该特征未被公开。 |
| **技术特征P：第一p型金属氧化物半导体PMOS晶体管，其中所述第一PMOS晶体管的源极连接到所述负载衰减器的所述第一输入端和所述第一放大器的负输入端，其中所述第一PMOS晶体管的栅极连接到所述第一放大器的输出端，且其中所述第一PMOS晶体管的漏极连接到所述负载衰减器的第一输出端《未公开》** | 未找到相关内容。 | 该技术特征具体描述了负载衰减器中一个由放大器驱动PMOS晶体管构成的反馈通路。这是目标专利负载衰减器的核心电路实现，对比文件中完全没有对应的电路描述。 |
| **技术特征Q：第二放大器，其中所述第二放大器的正输入端接收第二参考信号《未公开》** | 未找到相关内容。 | 同特征O，描述了负载衰减器另一通道的放大器结构。未被公开。 |
| **技术特征R：第二PMOS晶体管，其中所述第二PMOS晶体管的源极连接到所述负载衰减器的所述第二输入端和所述第二放大器的负输入端，其中所述第二PMOS晶体管的栅极连接到所述第二放大器的输出端，且其中所述第二PMOS晶体管的漏极连接到所述负载衰减器的第二输出端。《未公开》** | 未找到相关内容。 | 同特征P，描述了负载衰减器另一通道的反馈晶体管结构。未被公开。 |
| **技术特征S：其中所述第一放大器和第二放大器具有转移函数，其中所述第一PMOS晶体管和所述第二PMOS晶体管具有跨导，且其中从所述DAC发现的所述负载衰减器的电阻是所述转移函数与所述跨导的商的倒数。《未公开》** | 未找到相关内容。 | 该技术特征是关于负载衰减器电路性能的数学模型描述。该模型的建立基于特征O-R所描述的特定放大器-晶体管反馈结构。由于对比文件未公开该结构，因此这一数学模型也未被公开。 |
| **技术特征T：其中从所述负载衰减器发现的所述DAC的电阻与从所述DAC发现的所述负载衰减器的电阻的比率的值的计算不受外部负载电阻限制。《未公开》** | 未找到相关内容。 | 该技术特征描述了目标专利电路系统（DAC结合负载衰减器）的一个性能优点：其内部阻抗关系不受外部负载影响。这是由负载衰减器的隔离作用带来的特性。对比文件未公开具有此功能的负载衰减器，因此该性能特征也未被公开。 |
| **技术特征U：其中所述负载衰减器起作用以避免从所述DAC中发现输出摆动，从而减小所述DAC的信号/代码相依行为。《未公开》** | 未找到相关内容。 | 该技术特征描述了负载衰减器所实现的技术效果：隔离DAC，使其输出节点电压稳定（由参考信号REF设定），从而改善动态性能。对比文件未公开能实现此效果的电路，因此该特征未被公开。 |
| **技术特征V：其中所述负载衰减器的输入节点的低阻抗实现短时脉冲波形干扰能量的快速释放。《未公开》** | 未找到相关内容。 | 该技术特征描述了负载衰减器带来的另一项技术效果：其输入节点为低阻抗，有利于快速释放开关毛刺能量。这是目标专利电路的特定设计优点，对比文件未涉及。 |
| **技术特征W：其进一步包括连接到所述负载衰减器的输出端的滤波器。《未公开》** | 说明书第【0016】段：“filtered by base band filters (BBFs) 144, 146”。 | 对比文件公开了基带滤波器（BBFs），但它们位于信号处理链的特定位置（在DC偏移校正之后），用于滤除带外噪声，是接收机通道滤波的一部分。而目标专利中的滤波器（如图3中的354）是直接连接在负载衰减器输出端的后滤波级，用于对DAC输出的模拟信号进行滤波，两者在电路系统中的位置、所处理的信号阶段以及功能上下文均不同。因此，不能认为对比文件公开了“连接到负载衰减器输出端的滤波器”，因为对比文件根本不存在“负载衰减器”这一部件。该技术特征未被公开。 |
| **技术特征X：其中所述DAC是低功率高分辨率宽带DAC。《未公开》** | 说明书第【0016】段提及了“digital to analog converter (DAC)”。 | 对比文件虽然提到了DAC的存在，但并未对其性能（如“低功率”、“高分辨率”、“宽带”）进行任何描述或限定。目标专利的该特征是对其DAC性能的总体宣称。对比文件中的DAC仅被描述为用于生成LNA增益控制电压的一个组件，其具体性能指标未被揭示。因此，该性能特征未被公开。 |
<<<a>>>