对比文件名称：2005-05-31_US6900752B_发明授权_US06900752B2 Stepwise zero-data-detection mute circuit
目标专利名称：400具有内建负载衰减器的宽带数_模转换器CN102549929B
本次调用模型名称：DeepSeek最新版本模型
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A：其包括：数/模转换器DAC，其具有第一输出端和第二输出端，《直接公开》** | 说明书[0003]段：“...relates to a zero-data-detection mute circuit of an output circuit of a one-bit D/A converter...”；图14：展示了D/A converter，其输出PRZ/连接到反相放大器的反相输入端。虽然图中为单端输出，但本领域技术人员公知，DAC可以有差动输出（第一和第二输出端）。 | 对比文件明确公开了其电路包含一个D/A converter（DAC）。尽管对比文件附图14中所示的DAC输出PRZ/为单端信号，但权利要求中的“第一输出端和第二输出端”是对DAC差动输出结构的描述。在集成电路领域，DAC采用差动输出以抑制共模噪声是常见技术手段。本领域技术人员阅读对比文件后，能够毫无疑义地认识到，为了获得更好的性能（如更高的共模抑制比），可以将其中公开的DAC替换为或理解为具有差动输出（即第一和第二输出端）的DAC。因此，该技术特征被对比文件直接公开。 |
| **技术特征B：其中所述DAC包括双级联电流源和差动电流模式开关DCMS《未公开》** | 对比文件全文未提及“双级联电流源”(dual cascode current source)、“差动电流模式开关”(differential current mode switch) 或 “DCMS”。图14、15B等仅展示了由ΣΔ调制器和简单开关（可能对应DAC）构成的电路，未描述其内部为双级联电流源和DCMS结构。 | 对比文件完全没有公开或暗示DAC内部包含“双级联电流源”和“差动电流模式开关(DCMS)”这一特定结构组合。目标专利中（参见说明书[0016], [0017], [0048]-[0052]段及图5），双级联电流源和DCMS是实现高输出阻抗、减少信号/代码相依行为、从而达到高分辨率宽带性能的核心架构。对比文件中的DAC（例如图14的2-level D/A converter）是实现1位数模转换的功能模块，其内部结构并未被揭示，本领域技术人员无法从对比文件中得出或推理出该特定结构。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **技术特征C：直流DC补偿级，其具有连接到所述DAC相应的所述第一输出端和第二输出端的第一输出端和第二输出端《未公开》** | 说明书[0015]段：“To prevent the above problem, a method is used in which analog DC offsets for canceling digital DC offsets are added as shown in FIG. 23.” 图23中展示了“analog DC offset”被加到D/A converter的输出。 | 对比文件图23公开了在DAC输出后添加一个“模拟DC偏移”(analog DC offset)，其目的是在静音切换时抵消数字DC偏移，以防止爆音。然而，目标专利中的“DC补偿级”（参见说明书[0016], [0020], [0036]段及图3）具有特定的结构和功能：它包含连接到电源轨和DAC输出端的PMOS晶体管，其栅极连接偏压VBP，主要作用是为负载衰减器提供操作所需的额外电流（约DAC电流的25%），并将DC分量添加到DAC的输出。虽然两者都涉及向DAC输出添加DC分量，但其目的、具体电路结构以及所起的作用（抵消偏移 vs. 提供操作电流）存在本质区别。本领域技术人员不能从对比文件的“模拟DC偏移”直接且毫无疑义地得到目标专利的“DC补偿级”。因此，该技术特征未被直接公开。尽管都涉及“DC补偿”的概念，但目标专利的DC补偿级具有为内建负载衰减器供电这一特定且未被对比文件揭示的作用，因此也不能认为被隐含公开。 |
| **技术特征D：负载衰减器，其经适配以起隔离级的作用且具有第一输入端和第二输入端，《未公开》** | 对比文件全文未提及“负载衰减器”(load attenuator)。图14、15B等展示了一个“反馈电阻电路”(feedback resistor circuit 111)，它是一个可变的电阻网络，连接在运算放大器的输出端和反相输入端之间。 | 目标专利的“负载衰减器”（参见说明书[0016], [0021]-[0023], [0038]-[0040], [0043]段及图3）是一个有源电路（包含放大器和晶体管），其输入端连接DAC输出，输出端连接后续电路（如滤波器），主要作用是作为“隔离级”，确保后续电路的电压摆动不影响DAC性能，并实现低输入阻抗以快速释放glitch能量。对比文件的“反馈电阻电路”是运算放大器负反馈网络的一部分，用于设定放大器的增益，并通过改变其阻值来实现静音功能的平滑切换。两者在电路中的位置、结构、功能和作用原理上均完全不同。本领域技术人员无法从对比文件的反馈电阻电路中推理出目标专利的负载衰减器。因此，该技术特征未被公开。 |
| **技术特征E：其中所述DAC的所述第一输出端和第二输出端和所述DC补偿级的所述第一输出端和第二输出端被输入进所述负载衰减器相应的所述第一输入端和第二输入端，《未公开》** | 对比文件图14：DAC的输出PRZ/通过一个输入电阻连接到运算放大器的反相输入端。可变反馈电阻电路连接在运算放大器的输出端和反相输入端之间。没有公开“DC补偿级”的输出，也没有“负载衰减器”的输入端。 | 该技术特征描述了DAC、DC补偿级与负载衰减器三者之间特定的连接关系。如前述，对比文件未公开“DC补偿级”和“负载衰减器”，因此自然不可能公开它们与DAC输出之间的这种具体连接关系。连接关系依赖于特定元件的存在。因此，该技术特征未被公开。 |
| **技术特征F：且其中所述DC补偿级提供额外电流以使能所述负载衰减器在它的整个操作区域上的操作。《未公开》** | 对比文件全文未提及由某个电路模块提供额外电流以使能另一个模块（负载衰减器）的操作。 | 该技术特征描述了DC补偿级的一个特定功能：为负载衰减器提供必要的偏置或工作电流。这是目标专利中为实现负载衰减器功能而设计的特定协作关系。对比文件中完全没有涉及任何模块需要由另一个模块提供“额外电流”才能在其整个操作区域上工作的教导或暗示。因此，该技术特征未被公开。 |
| **技术特征G：其中所述双级联电流源具有输出端且所述DCMS具有输入端，且其中所述双级联电流源的所述输出端连接到所述DCMS的所述输入端且连接到导轨电压。《未公开》** | 对比文件未公开“双级联电流源”和“DCMS”。 | 该技术特征描述了双级联电流源与DCMS之间的内部连接关系。由于对比文件未公开这两个核心部件，因此它们之间的连接关系也无从谈起。该技术特征未被公开。 |
| **技术特征H：其中所述双级联电流源包括：第一p型金属氧化物半导体PMOS晶体管，其中所述第一PMOS晶体管的源极连接到导轨电压且所述第一PMOS晶体管的栅极连接到第一偏压电压《未公开》** | 对比文件未公开“双级联电流源”，也未具体描述由PMOS晶体管构成的双级联电流源结构。 | 该技术特征是对双级联电流源内部PMOS晶体管具体连接方式的限定。对比文件完全没有公开或暗示这样的电路结构。因此，该技术特征未被公开。 |
| **技术特征I：第二PMOS晶体管，其中所述第二PMOS晶体管的源极连接到所述第一PMOS晶体管的漏极且所述第二PMOS晶体管的栅极连接到第二偏压电压。《未公开》** | 同上。 | 同上，该技术特征是对双级联电流源内部第二级PMOS晶体管具体连接方式的限定。对比文件未公开此结构。因此，该技术特征未被公开。 |
| **技术特征J：其中从所述负载衰减器发现的所述DAC的电阻等于所述第二PMOS晶体管的跨导乘以第一电阻乘以第二电阻，其中所述第一电阻是所述第二PMOS晶体管的从漏极到所述源极的电阻，且其中所述第二电阻是所述第一PMOS晶体管的从所述漏极到所述源极的电阻。《未公开》** | 对比文件未公开“负载衰减器”、“双级联电流源”及其内部的PMOS晶体管参数（如跨导、漏源电阻）。 | 该技术特征是一个基于特定电路结构（双级联电流源）和特定观测点（从负载衰减器看DAC）的电阻计算公式。对比文件既未提供相应的电路结构，也未进行此类技术效果的分析。因此，该技术特征未被公开。 |
| **技术特征K：其中所述DCMS包括：第一p型金属氧化物半导体PMOS晶体管，其中所述第一PMOS晶体管的源极连接到所述双级联电流源的所述输出端，所述第一PMOS晶体管的栅极连接到第一数据输入端，且所述第一PMOS晶体管的漏极连接到所述DAC的所述第一输出端《未公开》** | 对比文件未公开“DCMS”或“差动电流模式开关”。图15C、28B、34B等展示了用作模拟开关的CMOS传输门（包含N和P沟道晶体管），但其连接方式和功能（作为可变电阻的一部分）与目标专利中作为电流导向开关的DCMS完全不同。 | 该技术特征具体限定了DCMS中一个PMOS开关管的连接关系。对比文件中虽使用了模拟开关（SW1-SW15等），但这些开关是用于在可变电阻网络中切换连接点，其源极和漏极连接的是电阻节点，栅极连接控制信号，其功能是改变电阻值，而不是作为差动电流开关将恒定电流导向不同的输出端。两者电路结构、在电路中的位置和作用均不相同。因此，该技术特征未被公开。 |
| **技术特征L：第二PMOS晶体管，其中所述第二PMOS晶体管的源极连接到所述双级联电流源的所述输出端，所述第二PMOS晶体管的栅极连接到第二数据输入端，且所述第二PMOS晶体管的漏极连接到所述DAC的所述第二输出端。《未公开》** | 同上。 | 同上，这是对DCMS中另一个PMOS开关管的限定。对比文件未公开此结构。因此，该技术特征未被公开。 |
| **技术特征M：其中所述DC补偿级包括：第一p型金属氧化物半导体PMOS晶体管，其中所述第一PMOS晶体管的源极连接到导轨电压，其中所述第一PMOS晶体管的漏极连接到所述DAC的所述第一输出端，且其中所述第一PMOS晶体管的栅极连接到PMOS偏压电压VBP《未公开》** | 对比文件未公开目标专利所述的“DC补偿级”结构。图23中的“analog DC offset”添加电路具体结构未示出。 | 该技术特征具体限定了DC补偿级中一个PMOS晶体管的连接关系。对比文件未公开这种由PMOS晶体管构成、源接电源、漏接DAC输出、栅接固定偏压的电路结构作为DC补偿级。因此，该技术特征未被公开。 |
| **技术特征N：第二PMOS晶体管，其中所述第二PMOS晶体管的源极连接到所述导轨电压，其中所述第二PMOS晶体管的漏极连接到所述DAC的所述第二输出端，且其中所述第二PMOS晶体管的栅极连接到VBP。《未公开》** | 同上。 | 同上，这是对DC补偿级中另一个PMOS晶体管的限定。对比文件未公开此结构。因此，该技术特征未被公开。 |
| **技术特征O：其中所述负载衰减器包括：第一放大器，其中所述第一放大器的正输入端接收第一参考信号《未公开》** | 对比文件未公开“负载衰减器”结构。图14中的运算放大器109是反相放大器，构成滤波器的核心，其正输入端接参考电压，但其功能是滤波和放大，而非作为负载衰减器的一部分。 | 该技术特征限定了负载衰减器内部包含放大器且其正输入端接参考信号。对比文件中的运算放大器是整个输出级的主放大器，并非内置于一个称为“负载衰减器”的模块中，且其接收参考电压是作为反相放大器的基准，目的与目标专利中负载衰减器内的放大器（用于伺服控制PMOS晶体管以形成低输入阻抗）不同。因此，该技术特征未被公开。 |
| **技术特征P：第一p型金属氧化物半导体PMOS晶体管，其中所述第一PMOS晶体管的源极连接到所述负载衰减器的所述第一输入端和所述第一放大器的负输入端，其中所述第一PMOS晶体管的栅极连接到所述第一放大器的输出端，且其中所述第一PMOS晶体管的漏极连接到所述负载衰减器的第一输出端《未公开》** | 对比文件未公开“负载衰减器”及其内部的放大器与PMOS晶体管的这种连接结构。 | 该技术特征描述了负载衰减器中由放大器驱动PMOS晶体管形成电压-电流转换/缓冲的具体电路。这是实现负载衰减器低输入阻抗、隔离功能的关键结构。对比文件中完全没有此类电路的教导或暗示。因此，该技术特征未被公开。 |
| **技术特征Q：第二放大器，其中所述第二放大器的正输入端接收第二参考信号《未公开》** | 同上（技术特征O）。 | 这是负载衰减器差动结构中对另一个放大器的限定。对比文件未公开此结构。因此，该技术特征未被公开。 |
| **技术特征R：第二PMOS晶体管，其中所述第二PMOS晶体管的源极连接到所述负载衰减器的所述第二输入端和所述第二放大器的负输入端，其中所述第二PMOS晶体管的栅极连接到所述第二放大器的输出端，且其中所述第二PMOS晶体管的漏极连接到所述负载衰减器的第二输出端。《未公开》** | 同上（技术特征P）。 | 这是负载衰减器差动结构中对另一个PMOS晶体管的限定。对比文件未公开此结构。因此，该技术特征未被公开。 |
| **技术特征S：其中所述第一放大器和第二放大器具有转移函数，其中所述第一PMOS晶体管和所述第二PMOS晶体管具有跨导，且其中从所述DAC发现的所述负载衰减器的电阻是所述转移函数与所述跨导的商的倒数。《未公开》** | 对比文件未公开所述负载衰减器结构，因此也未分析其输入阻抗与放大器转移函数、晶体管跨导之间的关系。 | 该技术特征是对负载衰减器输入阻抗的理论描述和效果分析，基于其特定的电路结构。对比文件未提供相应的电路，因此不可能公开此技术效果或分析。因此，该技术特征未被公开。 |
| **技术特征T：其中从所述负载衰减器发现的所述DAC的电阻与从所述DAC发现的所述负载衰减器的电阻的比率的值的计算不受外部负载电阻限制。《未公开》** | 对比文件未公开“负载衰减器”，也未讨论DAC电阻与外部负载电阻的比率关系。 | 该技术特征描述了采用负载衰减器所带来的一个特定技术效果：DAC看到的负载电阻与负载衰减器看到的DAC电阻之比不受外部负载限制，从而可以实现高阻抗比，改善动态性能。这是目标专利所要解决的技术问题之一。对比文件完全没有涉及这一概念或效果。因此，该技术特征未被公开。 |
| **技术特征U：其中所述负载衰减器起作用以避免从所述DAC中发现输出摆动，从而减小所述DAC的信号/代码相依行为。《未公开》** | 对比文件未公开“负载衰减器”，也未提及通过隔离来减少DAC的信号/代码相依行为。 | 该技术特征描述了负载衰减器所起到的另一个关键作用：隔离后续电路的电压摆动，从而改善DAC的线性度（减少信号/代码相依行为）。这是目标专利的核心发明点之一。对比文件致力于解决静音切换时的爆音问题，并未涉及改善DAC本身线性度或减少其代码相依性的问题。因此，该技术特征未被公开。 |
| **技术特征V：其中所述负载衰减器的输入节点的低阻抗实现短时脉冲波形干扰能量的快速释放。《未公开》** | 对比文件未公开“负载衰减器”，也未提及通过低输入阻抗节点来快速释放glitch能量。 | 该技术特征描述了负载衰减器低输入阻抗所带来的动态性能好处。这是目标专利的另一个技术效果。对比文件中没有相关描述。因此，该技术特征未被公开。 |
| **技术特征W：其进一步包括连接到所述负载衰减器的输出端的滤波器。《隐含公开》** | 说明书[0006]段：“...outputted in a form of analog signal via an inverting type amplifier of an analog low-pass filter...”；图14：运算放大器109及其周围的输入电阻和反馈电阻电路共同构成了一个模拟低通滤波器。 | 目标专利中，滤波器（354）连接在负载衰减器（330）的输出端（参见图3）。对比文件中，DAC的输出通过一个电阻输入到运算放大器（109），该运算放大器与反馈电阻网络（111）共同构成了一个模拟低通滤波器（参见[0006]段描述）。虽然对比文件中的滤波器是直接处理DAC输出（未经过负载衰减器），但“在信号处理链中包含一个滤波器”这一概念本身是通用的。本领域技术人员可以理解，为了滤除高频噪声，在DAC输出后连接一个滤波器是常见做法。尽管连接点不同（目标专利在负载衰减器后，对比文件直接接DAC），但“包括连接到...输出端的滤波器”这一上位特征，可以被认为被对比文件中存在的“低通滤波器”所隐含公开，因为本领域技术人员可以从对比文件推理出在电路的输出部分包含滤波器。但需注意，由于负载衰减器本身未被公开，此处的“负载衰减器的输出端”这一连接对象未被公开。 |
| **技术特征X：其中所述DAC是低功率高分辨率宽带DAC。《未公开》** | 对比文件未对其DAC的性能（如低功率、高分辨率、宽带）进行如此描述。其关注点是静音功能。 | 该技术特征是对DAC性能的描述性限定，而非结构特征。对比文件没有给出任何信息表明其DAC是“低功率高分辨率宽带”的。因此，该技术特征未被公开。 |
<<<A>>>