对比文件的名称：2007-06-07_US2007129030A_发明申请_US20070129030A1 High dynamic range pre-power amplifier incorporating digital attenuator
目标专利的名称：具有内建负载衰减器的宽带数/模转换器CN102549929B
本次调用的模型名称：DeepSeek-R1
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：其包括：<br>数/模转换器DAC，其具有第一输出端和第二输出端，<br>《直接公开》 | [0040] ... The switch array is driven by digital amplitude control bits/word/code. ... In this manner, the buffer generates an analog voltage waveform at its output. (图2-3)<br>**译文**：...开关阵列由数字幅度控制位/字/码驱动。...通过这种方式，缓冲器在其输出端生成模拟电压波形。 | 对比文件中的“pre-power amplifier (PPA)” 或 “DRAC” (数字到RF幅度转换器) 接收数字幅度控制字和相位调制信号，并生成RF模拟输出信号。根据说明书[0034]，DRAC“高效地结合了上变频、I和Q组合、D/A转换...等传统发射链功能于单个电路中”。因此，其本质上是一个执行数模转换功能的电路，即DAC。图2、5、6、7等均明确示出了该电路的输出端。虽然对比文件未明确使用“第一输出端和第二输出端”的表述，但本领域技术人员根据其电路原理和输出信号性质（通常为差动信号），能够毫无疑义地得出该DAC具有输出端的结论。因此，技术特征A被直接公开。 |
| **技术特征B**：其中所述DAC包括双级联电流源和差动电流模式开关DCMS<br>《未公开》 | [0020] ... The switch array comprises a plurality of N pass-gate type AND gates 28 and a plurality of N output devices 30 (NMOS devices in this example). ... (图2)<br>[0041] ... The switch array is constructed from a plurality of transistor cell arrays or matrices. ... (图3) | 对比文件中的DAC/PPA核心是开关阵列（switch array），其由多个晶体管开关（如NMOS）组成，这些开关由数字控制信号驱动以产生成比例的电流（见[0046]）。然而，对比文件从未描述或暗示该开关阵列包含一个独立的“双级联电流源”。其电流通路是从电源VDD通过射频扼流圈（RF choke Lc）和开关阵列到负载（或衰减器）。开关阵列本身作为可控电流通路，其结构与目标专利中“双级联电流源 + 差动电流模式开关(DCMS)”的组合结构存在本质区别。目标专利的双级联电流源（两个串联的PMOS）用于提供高输出阻抗的恒定或受控电流源，而DCMS是一个差动开关对。对比文件的开关阵列是直接由数字字控制的多单元并行结构，用于合成电流，并非由一个独立的级联电流源供电的差动开关对。因此，技术特征B未被公开。 |
| **技术特征C**：直流DC补偿级，其具有连接到所述DAC相应的所述第一输出端和第二输出端的第一输出端和第二输出端<br>《未公开》 | 无相关描述。 | 对比文件的整个电路描述中，完全没有提及“直流(DC)补偿级”这一部件。其电路由开关阵列、衰减器和负载组成。目标专利的DC补偿级（由连接到电源和DAC输出端的PMOS晶体管组成）用于为负载衰减器提供额外工作电流并维持DC电平。对比文件中没有对应结构，也没有实现该功能需求的描述。因此，技术特征C未被公开。 |
| **技术特征D**：负载衰减器，其经适配以起隔离级的作用且具有第一输入端和第二输入端，<br>《隐含公开》 | [0045] ... The present invention provides a solution to this problem by providing a dynamic range improvement circuit comprising an attenuator to extend the dynamic range of the PPA. ...<br>[0047] ... The attenuator functions to split the current between the load and the power Supply VDD (i.e. AC ground) based on device ratio that is controlled digitally via an input power control word. ...<br>[0052] ... The pass matrix controls the amount of current passing through to the output and the bypass matrix controls how much current is shorted to the power supply (i.e. AC ground). ... (图5,6,7) | 对比文件明确公开了“衰减器（attenuator）”电路，其位于开关阵列（即DAC功能模块）和负载之间（见图5、6、7）。该衰减器的作用是根据数字控制字，将开关阵列产生的电流在负载和电源（AC地）之间进行分配，从而控制输出功率。从功能上看，衰减器置于DAC输出和最终负载之间，必然会对DAC看到的负载产生影响，起到一定的隔离作用，使DAC的输出电流/电压摆动受后端负载变化的影响减小。虽然对比文件未明确使用“隔离级”的表述，但根据其连接位置和功能（控制电流分流），本领域技术人员能够合理推断出该衰减器在结构上起到了隔离DAC与后续负载的作用。它确实具有输入端（接收来自开关阵列/ DPA的电流）和输出端（连接到负载）。因此，技术特征D被隐含公开。 |
| **技术特征E**：其中所述DAC的所述第一输出端和第二输出端和所述DC补偿级的所述第一输出端和第二输出端被输入进所述负载衰减器相应的所述第一输入端和第二输入端，<br>《未公开》 | 图5, 6, 7显示开关阵列（DAC功能部分）的输出连接到衰减器的输入端。 | 对比文件仅公开了开关阵列（DAC功能部分）的输出连接到衰减器的输入端（例如图5、6、7）。由于对比文件中根本不存在“DC补偿级”，因此不可能存在DC补偿级的输出也连接到负载衰减器输入端的情况。技术特征E要求DAC和DC补偿级两者的输出都连接到负载衰减器，这是一个组合连接关系。对比文件只公开了前者，未公开后者，更没有公开两者都连接到同一衰减器的技术方案。因此，技术特征E未被公开。 |
| **技术特征F**：且其中所述DC补偿级提供额外电流以使能所述负载衰减器在它的整个操作区域上的操作。<br>《未公开》 | 无相关描述。 | 如对特征C的论述，对比文件中没有DC补偿级。因此，自然也不存在由DC补偿级提供额外电流以支持负载衰减器操作的技术特征。对比文件的衰减器工作所需的电流完全由开关阵列（DAC）本身提供，并通过衰减器内部的导通和旁路矩阵进行分配。没有提及需要额外的补偿电流源。因此，技术特征F未被公开。 |
| **技术特征G**：其中所述双级联电流源具有输出端且所述DCMS具有输入端，且其中所述双级联电流源的所述输出端连接到所述DCMS的所述输入端且连接到导轨电压。<br>《未公开》 | [0020] ... The switch array comprises a plurality of N pass-gate type AND gates 28 and a plurality of N output devices 30 ... (图2)<br>[0046] ... The switch array is made up of transistor cells having a certain minimum size. ... | 技术特征G是技术特征B中具体结构的进一步限定。如前所述，对比文件没有公开“双级联电流源”和“差动电流模式开关(DCMS)”这种组合结构。对比文件中的开关阵列直接连接到电源VDD（通过RF choke），其内部是多个并联的开关单元，没有独立的、输出端连接到开关输入端的级联电流源结构。因此，技术特征G未被公开。 |
| **技术特征H**：其中所述双级联电流源包括：<br>第一p型金属氧化物半导体PMOS晶体管，其中所述第一PMOS晶体管的源极连接到导轨电压且所述第一PMOS晶体管的栅极连接到第一偏压电压<br>《未公开》 | 无相关描述。 | 对比文件中的开关阵列主要使用NMOS晶体管作为开关器件（例如图2、3、7中的输出器件30、单元54、56、58）。其电源连接是通过RF choke连接到VDD。没有描述由两个PMOS晶体管串联构成的、栅极分别连接不同偏置电压的“双级联电流源”结构。因此，技术特征H未被公开。 |
| **技术特征I**：第二PMOS晶体管，其中所述第二PMOS晶体管的源极连接到所述第一PMOS晶体管的漏极且所述第二PMOS晶体管的栅极连接到第二偏压电压。<br>《未公开》 | 无相关描述。 | 同特征H，对比文件中没有描述由两个PMOS晶体管串联构成的级联结构。因此，技术特征I未被公开。 |
| **技术特征J**：其中从所述负载衰减器发现的所述DAC的电阻等于所述第二PMOS晶体管的跨导乘以第一电阻乘以第二电阻，其中所述第一电阻是所述第二PMOS晶体管的从漏极到所述源极的电阻，且其中所述第二电阻是所述第一PMOS晶体管的从所述漏极到所述源极的电阻。<br>《未公开》 | 无相关描述。 | 该特征涉及从负载衰减器看进去的DAC输出阻抗的特定计算公式，该公式基于目标专利中特定的双级联PMOS电流源结构（特征H、I）的晶体管参数（跨导gm2，漏源电阻rds1， rds2）。对比文件中既没有公开这种双级联PMOS电流源结构，也没有给出或暗示任何类似的、基于级联晶体管参数的DAC输出阻抗计算方式。因此，技术特征J未被公开。 |
| **技术特征K**：其中所述DCMS包括：<br>第一p型金属氧化物半导体PMOS晶体管，其中所述第一PMOS晶体管的源极连接到所述双级联电流源的所述输出端，所述第一PMOS晶体管的栅极连接到第一数据输入端，且所述第一PMOS晶体管的漏极连接到所述DAC的所述第一输出端<br>《未公开》 | [0020] ... a plurality of N output devices 30 (NMOS devices in this example). ... (图2)<br>[0041] ... The switch array is constructed from a plurality of transistor cell arrays or matrices. ... (图3) | 技术特征K是技术特征B中DCMS的具体实现。对比文件中的开关阵列使用的是NMOS晶体管（例如输出器件30），而非PMOS晶体管。更重要的是，其结构是多个晶体管单元并联，由数字幅度控制字驱动，每个晶体管的源极连接到公共点（或通过逻辑门），漏极连接到输出，这与目标专利中由双级联电流源供电、接收差动数据信号的一对PMOS开关（DCMS）结构完全不同。因此，技术特征K未被公开。 |
| **技术特征L**：第二PMOS晶体管，其中所述第二PMOS晶体管的源极连接到所述双级联电流源的所述输出端，所述第二PMOS晶体管的栅极连接到第二数据输入端，且所述第二PMOS晶体管的漏极连接到所述DAC的所述第二输出端。<br>《未公开》 | 无相关描述。 | 同特征K，对比文件中没有公开由一对PMOS晶体管构成的差动电流模式开关（DCMS）结构。因此，技术特征L未被公开。 |
| **技术特征M**：其中所述DC补偿级包括：<br>第一p型金属氧化物半导体PMOS晶体管，其中所述第一PMOS晶体管的源极连接到导轨电压，其中所述第一PMOS晶体管的漏极连接到所述DAC的所述第一输出端，且其中所述第一PMOS晶体管的栅极连接到PMOS偏压电压VBP<br>《未公开》 | 无相关描述。 | 对比文件中完全没有“DC补偿级”这一部件，因此也不可能公开其具体电路构成，包括使用PMOS晶体管、连接到电源和DAC输出端、栅极接偏置电压VBP等细节。因此，技术特征M未被公开。 |
| **技术特征N**：第二PMOS晶体管，其中所述第二PMOS晶体管的源极连接到所述导轨电压，其中所述第二PMOS晶体管的漏极连接到所述DAC的所述第二输出端，且其中所述第二PMOS晶体管的栅极连接到VBP。<br>《未公开》 | 无相关描述。 | 同特征M，对比文件未公开DC补偿级，因此其包含的第二PMOS晶体管结构也未被公开。因此，技术特征N未被公开。 |
| **技术特征O**：其中所述负载衰减器包括：<br>第一放大器，其中所述第一放大器的正输入端接收第一参考信号<br>《未公开》 | [0047] ... based on device ratio that is controlled digitally via an input power control word.<br>[0052] ... Both matrices are controlled by an input power control word. ... | 对比文件中的衰减器（图5、6、7）由“导通矩阵（pass matrix）”和“旁路矩阵（bypass matrix）”组成，这些矩阵是晶体管阵列，其导通状态由数字功率控制字控制。衰减器内部没有使用任何运算放大器（Op-Amp）。其控制信号是数字码，而非模拟参考信号。因此，技术特征O中“包括第一放大器”且“正输入端接收第一参考信号”的结构未被公开。 |
| **技术特征P**：第一p型金属氧化物半导体PMOS晶体管，其中所述第一PMOS晶体管的源极连接到所述负载衰减器的所述第一输入端和所述第一放大器的负输入端，其中所述第一PMOS晶体管的栅极连接到所述第一放大器的输出端，且其中所述第一PMOS晶体管的漏极连接到所述负载衰减器的第一输出端<br>《未公开》 | [0052] ... The pass matrix controls the amount of current passing through to the output ... (图7) | 技术特征P描述了负载衰减器中一个包含运算放大器负反馈回路的PMOS晶体管通路。对比文件中的衰减器使用晶体管矩阵（可能是NMOS或PMOS，但图中示例多为NMOS）进行电流分配，但这些晶体管的栅极由数字控制逻辑直接驱动（见图7及对应描述），而不是由运算放大器的输出驱动，也没有形成围绕运算放大器的反馈环路。源极、栅极、漏极的连接方式与目标专利完全不同。因此，技术特征P未被公开。 |
| **技术特征Q**：第二放大器，其中所述第二放大器的正输入端接收第二参考信号<br>《未公开》 | 无相关描述。 | 同特征O，对比文件的衰减器中没有使用放大器，因此也不存在第二放大器及其接收第二参考信号的结构。因此，技术特征Q未被公开。 |
| **技术特征R**：第二PMOS晶体管，其中所述第二PMOS晶体管的源极连接到所述负载衰减器的所述第二输入端和所述第二放大器的负输入端，其中所述第二PMOS晶体管的栅极连接到所述第二放大器的输出端，且其中所述第二PMOS晶体管的漏极连接到所述负载衰减器的第二输出端。<br>《未公开》 | 无相关描述。 | 同特征P，对比文件的衰减器结构中没有基于运算放大器的反馈控制PMOS晶体管。因此，技术特征R未被公开。 |
| **技术特征S**：其中所述第一放大器和第二放大器具有转移函数，其中所述第一PMOS晶体管和所述第二PMOS晶体管具有跨导，且其中从所述DAC发现的所述负载衰减器的电阻是所述转移函数与所述跨导的商的倒数。<br>《未公开》 | 无相关描述。 | 该技术特征涉及负载衰减器输入阻抗的特定计算模型，该模型完全基于目标专利中特有的、由运算放大器和PMOS晶体管构成的负反馈衰减器结构（特征O-R）。对比文件的衰减器是纯数字控制的开关矩阵，没有运算放大器，因此不存在“放大器的转移函数”和基于此的阻抗计算关系。因此，技术特征S未被公开。 |
| **技术特征T**：其中从所述负载衰减器发现的所述DAC的电阻与从所述DAC发现的所述负载衰减器的电阻的比率的值的计算不受外部负载电阻限制。<br>《未公开》 | 无相关描述。 | 该特征描述了目标专利电路的一个特定技术效果：由于负载衰减器的隔离作用，DAC与负载衰减器之间的阻抗比不受外部负载电阻限制。对比文件虽然提到了衰减器扩展动态范围的功能，但并未分析或提及DAC输出阻抗、衰减器输入阻抗以及它们之间的比率，更没有论述该比率不受外部负载限制的特性。因此，技术特征T未被公开。 |
| **技术特征U**：其中所述负载衰减器起作用以避免从所述DAC中发现输出摆动，从而减小所述DAC的信号/代码相依行为。<br>《未公开》 | 无相关描述。 | 该特征描述了负载衰减器的一个具体作用：隔离DAC，使其输出节点不出现电压摆动，从而减小DAC性能对信号/代码的依赖性。对比文件阐述的衰减器主要作用是进行功率控制（电流分配）以扩展动态范围（见[0045], [0047]）。虽然从结构上看，衰减器置于DAC和负载之间可能带来一定的隔离效果，但对比文件的说明书全文从未提及“避免输出摆动”或“减小信号/代码相依行为”这一目的或技术效果。因此，技术特征U未被公开。 |
| **技术特征V**：其中所述负载衰减器的输入节点的低阻抗实现短时脉冲波形干扰能量的快速释放。<br>《未公开》 | 无相关描述。 | 该特征描述了负载衰减器输入节点低阻抗带来的另一技术效果：快速释放短时脉冲波形干扰（glitch）能量。对比文件的说明书中完全没有提及“短时脉冲波形干扰（glitch）”问题，也没有讨论负载衰减器输入节点的阻抗特性及其对glitch能量释放的影响。因此，技术特征V未被公开。 |
| **技术特征W**：其进一步包括连接到所述负载衰减器的输出端的滤波器。<br>《隐含公开》 | [0039] ... The SAW or other type of filter functions to suppress out of band PPA thermal and quantization noise before final amplification by the power amplifier. (图1)<br>[0017] FIG. 1 ... bandpass filter 18 which may comprise a SAW filter ... | 对比文件图1所示的发射机系统中，在预功率放大器（PPA，即包含DAC和衰减器的电路）的输出端，连接有一个带通滤波器（18），用于在最终功率放大之前抑制带外噪声。虽然该滤波器在系统框图中位于PPA之后，并且目标专利的滤波器是直接集成在负载衰减器输出端（见图3，滤波器354通过开关连接），但本领域技术人员可以理解，在数模转换或功率放大之后使用滤波器来滤除噪声或带外分量是常见技术手段。对比文件公开了在具有衰减器的PPA输出端连接滤波器的技术方案。因此，技术特征W被隐含公开。 |
| **技术特征X**：其中所述DAC是低功率高分辨率宽带DAC。<br>《未公开》 | [0004] ... the overall power consumption of the transmit chain, including all the DAC and variable gain buffer components, is at least 50 mW which is a relatively high amount of power. It is desirable to be able to reduce the power consumption of the transmit chain significantly.<br>[0005] ... High dynamic range wireless standards such as WCDMA or CDMA2000 require approximately 100 dB of dynamic range ... | 对比文件确实提及了降低功耗的需求（[0004]）和高动态范围（可关联到高分辨率）的需求（[0005]），并且其电路旨在用于宽带CDMA（WCDMA）等标准。然而，这些描述是存在于背景技术或发明所要解决的问题部分，并非对其发明本身（即带衰减器的PPA）的正面描述和限定。对比文件说明书在描述其发明时，并未明确将其中的DAC/PPA模块定性为“低功率高分辨率宽带DAC”。其强调的是通过衰减器扩展动态范围，并未强调整个DAC本身是“低功率”的（背景技术反而指出功耗较高）。因此，技术特征X作为对DAC属性的限定，未被对比文件直接或隐含公开。 |
<<<A>>><<<d>>><<<w>>>