返回项目页面
对比文件列表
1998-12-22_None_发明专利_JPH10340929A Wiring board for mounting electronic part_+++A_B_F_K_M_N_c_g+++.docx
2026-03-10 16:02
2000-03-03_JP2000068399A_发明专利_JP2000068399A Semiconductor device_+++A_B_C_D_F_M_N_O_g+++.docx
2026-03-10 16:02
2000-08-29_US6111309A_发明授权_US6111309A Semiconductor device_+++A_B_C_F_G+++.docx
2026-03-10 16:02
2002-09-27_JP2002280490A_发明专利_JP2002280490A Circuit board and its manufacturing method as well as semiconductor device using the same_+++A_F_G_c_o+++.docx
2026-03-10 16:02
2003-05-27_US6569604B_发明授权_US06569604B1 Blind via formation in a photoimageable dielectric material_+++A_C_F_O_b_d_g_k_m+++.docx
2026-03-10 16:02
2003-07-11_JP2003197811A_发明专利_JP2003197811A Glass substrate, manufacturing method thereof, wiring base board and semiconductor module_+++A_G_K_c+++.docx
2026-03-10 16:02
2004-02-26_US2004036170A_发明申请_US20040036170A1 Double bumping of flexible substrate for first and second level interconnects_+++A_B_C_D_F_G_O+++.docx
2026-03-10 16:02
2004-03-18_JP2004087737A_发明专利_JP2004087737A Printed wiring board for evaluation_+++A_C_K_g+++.docx
2026-03-10 16:02
2005-02-02_CN1574349A_发明公开_CN1574349A 大规模集成电路封装_+++A_C_G_M_N_b+++.docx
2026-03-10 16:02
2008-04-30_JP4082220B_发明专利_JP4082220B2 Wiring board, a method of manufacturing a semiconductor module and semiconductor module_+++A_b_c_k_l_m_n_o+++.docx
2026-03-10 16:02
2009-07-02_US2009166846A_发明申请_US20090166846A1 PASS-THROUGH 3D INTERCONNECT FOR MICROELECTRONIC DIES AND ASSOCIATED SYSTEMS AND METHODS_+++A_C_g_l+++.docx
2026-03-10 16:02
2009-10-01_JP2009224567A_发明专利_JP2009224567A Structure, printed circuit board_+++A_C_J_e_i+++.docx
2026-03-10 16:02
2011-08-04_US2011186998A_发明申请_US20110186998A1 RECESSED SEMICONDUCTOR SUBSTRATES_+++A_B_L_O_c_d_f_g+++.docx
2026-03-10 16:03
2011-08-31_CN102169841A_发明公开_CN102169841A 凹入的半导体基底和相关技术_+++A_C_G_k_l+++.docx
2026-03-10 16:03
2011-08-31_CN102169842A_发明公开_CN102169842A 用于凹陷的半导体基底的技术和配置_+++A_C_G_f_l+++.docx
2026-03-10 16:03
2011-11-16_TW201140714A_发明专利_TW201140714A 凹入的半導體基底和相關技術 RECESSED SEMICONDUCTOR SUBSTRATES AND ASSOCIATED TECHNIQUES_+++A_B_C_G_L_O+++.docx
2026-03-10 16:03
2011-11-16_TW201140768A_发明专利_TW201140768A 凹陷的半導體基底 RECESSED SEMICONDUCTOR SUBSTRATES_+++A_B_F_G_L_O_c_d_p+++.docx
2026-03-10 16:03
2012-09-19_CN102687255A_发明公开_CN102687255A 凹陷半导体衬底_+++A_B_F_G_L_O_c+++.docx
2026-03-10 16:03
2012-10-10_CN102723306A_发明公开_CN102723306A 一种利用穿硅通孔的微波多芯片封装结构及其制作方法_+++A_B_C_d_e_i+++.docx
2026-03-10 16:03
2012-10-18_US2012261787A_发明申请_US20120261787A1 PASSIVE DEVICES FABRICATED ON GLASS SUBSTRATES, METHODS OF MANUFACTURE AND DESIGN STRUCTURES_+++A_C_K_e_g_h_i_j+++.docx
2026-03-10 16:03
2013-01-31_US2013026609A_发明申请_US20130026609A1 PACKAGE ASSEMBLY INCLUDING A SEMICONDUCTOR SUBSTRATE WITH STRESS RELIEF STRUCTURE_+++A_B_F_c_g+++.docx
2026-03-10 16:03
2013-05-23_WO2013072775A_发明申请_WO2013072775A2 PACKAGE ASSEMBLY INCLUDING A SEMICONDUCTOR SUBSTRATE WITH STRESS RELIEF STRUCTURE_+++A_B_F_O_c_d_g_p+++.docx
2026-03-10 16:03
2013-06-01_TW201322418A_发明专利_TW201322418A 包括具有應力消除結構的半導體基板的封裝組裝_+++A_B_F_O_c_g+++.docx
2026-03-10 16:03
2013-10-07_JP2013538010A_发明专利_JP2013538010A Integrated passive components and power amplifier_+++A_C_K_g+++.docx
2026-03-10 16:03
2014-05-08_US2014124961A_发明申请_US20140124961A1 TECHNIQUES AND CONFIGURATIONS FOR RECESSED SEMICONDUCTOR SUBSTRATES_+++A_F_G_L_b_c_o_p+++.docx
2026-03-10 16:03
2014-10-08_CN102723306B_发明授权_CN102723306B 一种利用穿硅通孔的微波多芯片封装结构及其制作方法_+++A_B_C_e_g_i+++.docx
2026-03-10 16:03
2014-10-16_US2014306350A_发明申请_US20140306350A1 METHOD OF MANUFACTURING THROUGH-GLASS VIAS_+++A_B_c_d_o+++.docx
2026-03-10 16:03
US2004183205A1_Description_20260223_1512_+++A_C_m_n+++.docx
2026-03-10 16:03
US2004184219A1_Description_20260223_1512_+++A_B_C_O_d_h+++.docx
2026-03-10 16:03
US2013113448A1_Description_20260223_1512_+++A_C_E_I_K_g+++.docx
2026-03-10 16:03
WO2007129526A1_Description_20260223_1512_+++A_c_j+++.docx
2026-03-10 16:03
未完成_+++A_E_I_b_c_d_f_g_k_o+++.docx
2026-03-10 16:03
US2004183205A1_Description_20260223_1512_+++A_C_m_n+++.docx

对比文件名称:US2004183205A1_Description_20260223_1512

目标专利名称:具有无源器件的低剖型封装 CN106030782B

本次调用模型名称:深度分析模型

## 特征比对表格

技术特征描述以及公开性判断结果对比文件原文引用公开性论述
**A:包括基板**<br>**《直接公开》**[0086] "wirings 2a and 2c are formed on both surfaces of an **interposer substrate 1**" (译文:布线2a和2c分别形成在**中介层基板1**的两个表面上)<br>或[0071] "a semiconductor chip 51" (译文:半导体芯片51)对比文件明确公开了作为器件载体的“中介层基板(interposer substrate)”或“半导体芯片(semiconductor chip)”,这对应于目标专利权利要求中的“基板”。两者均是封装结构中的基础支撑构件。因此,技术特征A被对比文件直接公开。
**B:在所述基板的第一表面中的第一凹陷**<br>**未被公开**对比文件中未发现描述在基板表面形成用于容纳互连的凹陷或盲孔的相关内容。对比文件中提及的“grooves”(沟槽,见[0096]段)是沿对角线设置的应力隔离槽,其作用(分割应力)与目标专利中用于降低封装高度的凹陷(容纳互连)完全不同。对比文件没有公开在基板第一表面中形成的、用于容纳互连(如焊球)以降低封装高度的凹陷结构。其提到的“grooves”是用于应力管理,而非用于容纳互连。因此,技术特征B既未被直接公开,也未被隐含公开。
**C:多个第一穿基板通孔,所述第一穿基板通孔延伸穿过所述基板的非凹陷部分**<br>**《直接公开》**[0086] "the wirings 2a and 2c formed on the respective surfaces are connected to one another via **through hole wirings 2b** that are formed in the interposer substrate 1." (译文:形成在各自表面上的布线2a和2c通过形成在中介层基板1中的**穿通孔布线2b**彼此连接。)对比文件明确公开了延伸穿过基板(中介层基板1)的“穿通孔布线(through hole wirings)”,用于电连接基板两侧的电路。由于对比文件未公开凹陷,这些通孔自然延伸穿过基板的“非凹陷部分”。因此,技术特征C被对比文件直接公开。
**D:所述多个第一穿基板通孔中的每一者在所述第一表面中毗邻所述第一凹陷的区域中具有第一端**<br>**未被公开**对比文件未公开“第一凹陷”,因此无法讨论通孔末端是否位于“毗邻第一凹陷的区域中”。对比文件中的通孔末端与表面焊盘或布线连接,但焊盘位于平坦表面上。该技术特征限定了穿基板通孔在第一表面的端点位置与“第一凹陷”的毗邻关系。由于对比文件根本未公开“第一凹陷”这一结构,因此本领域技术人员无法从对比文件中毫无疑义地得出或合理推断出该位置关系。技术特征D未被公开。
**E:所述多个第一穿基板通孔中的一个通孔通过所述基板的相对第二表面上的导体与所述多个第一穿基板通孔中的另一通孔耦合以形成嵌入式电感器**<br>**未被公开**对比文件中未描述通过连接多个穿通孔以形成电感器这样的无源器件。通孔(through hole wirings)的作用是实现基板两侧布线层的垂直互连(例如[0086]),或与半导体芯片连接(例如[0094]),其功能是单纯的导电通路,而非构成电感线圈。目标专利中,通过基板第二表面上的导体将两个穿基板通孔连接起来,形成电流环路,从而构成“嵌入式电感器”。对比文件虽然公开了穿通孔和表面导体,但从未提及或暗示将这些元件组合以形成电感器。两者的作用和实现的功能完全不同。因此,技术特征E未被公开。
**F:所述器件的第一互连,所述第一互连被包括在所述第一凹陷内并且被耦合至所述第一凹陷**<br>**未被公开**对比文件公开了作为互连的焊球,例如“solder balls 6”([0088]),但这些焊球是形成在基板平坦表面上的(如“disposed on a back surface of the interposer substrate 1”),并未被容纳在任何凹陷内。目标专利的核心特征之一是将互连(如焊球)设置在基板的凹陷内部,以降低封装高度。对比文件中的所有焊球均设置在基板外表面,未涉及“凹陷内容纳”这一结构。因此,技术特征F未被公开。
**G:在所述基板的第一表面上的重分布层,其中所述重分布层被配置成将所述第一互连电耦合至所述多个第一穿基板通孔之一**<br>**未被公开**对比文件公开了布线层(wiring layer)和重布线路(rearrangement wiring),例如[0132]中“rearrangement wirings 55”将焊球58连接到焊盘53。然而,该结构位于芯片尺寸封装(CSP)中,焊球58直接位于应力缓冲层54上,并未通过重分布层耦合到穿基板通孔。在中介层基板实施例中,焊球通过表面布线(如2c)连接到穿通孔(2b),但该布线层是常规的布线层,其作用和布局与目标专利中用于在凹陷区域进行特定布线的“重分布层”有所不同,且焊球不在凹陷内。目标专利的重分布层特定地配置用于将位于凹陷内的互连电耦合至穿基板通孔。对比文件虽然公开了各种布线层实现电气连接,但并未公开将“凹陷内互连”与“穿基板通孔”通过重分布层耦合这一具体结构关系。两者在连接对象和结构配置上存在本质差异。因此,技术特征G未被公开。
**H:进一步包括:电容器,所述电容器毗邻所述基板的对向的第二表面,其中第二穿基板通孔电耦合至所述电容器**<br>**未被公开**对比文件全文未提及在基板第二表面集成电容器,也未提及专门用于耦合电容器的、长度缩短的“第二穿基板通孔”。目标专利该特征涉及在基板第二表面集成无源器件(电容器)并通过特定通孔连接。对比文件的技术主题是应力管理和焊球布局,完全不涉及在基板内或表面集成此类无源器件。因此,技术特征H未被公开。
**I:所述嵌入式电感器包括至少两个所述多个第一穿基板通孔**<br>**未被公开**基于技术特征E未被公开,作为其进一步限定的技术特征I自然也未被公开。对比文件中不存在“嵌入式电感器”。由于构成电感器的基本要素(技术特征E)在对比文件中不存在,因此关于电感器具体包括至少两个穿基板通孔的特征也无法被公开。
**J:所述嵌入式电感器包括多个嵌入式电感器**<br>**未被公开**基于技术特征E未被公开,作为其进一步限定的技术特征J自然也未被公开。同上,对比文件中不存在“嵌入式电感器”,因此更不存在多个嵌入式电感器的配置。
**K:所述基板包括玻璃基板,并且其中所述第一互连包括焊球**<br>**未被公开**[0091] “As the interposer substrate 1, for example, a silicon substrate, a ceramics substrate, a **glass epoxy substrate**, or a build-up multi-layered substrate can be used.” (译文:作为中介层基板1,例如,可以使用硅基板、陶瓷基板、**玻璃环氧基板**或积层多层基板。)以及公开了焊球作为互连。对比文件公开了“玻璃环氧基板(glass epoxy substrate)”,这是一种含有玻璃纤维的有机复合材料基板,与目标专利中可能意指的纯“玻璃基板”(如说明书[0006]提到的PoG中的玻璃基板)在材料性质和用途上存在差异。目标专利明确区分了玻璃、半导体和有机基板。本领域技术人员通常不会将“玻璃环氧基板”等同于“玻璃基板”。此外,第一互连需位于凹陷内,此条件也未满足。因此,技术特征K未被公开。
**L:所述基板包括半导体基板,并且其中所述第一互连包括金属柱**<br>**未被公开**[0091] 公开了“silicon substrate”(硅基板),属于半导体基板。但对比文件未公开“金属柱”作为互连。其互连多为焊球(solder balls)或凸块(bump electrodes)。对比文件虽然公开了半导体基板(硅基板),但未公开以“金属柱”作为第一互连。互连类型的限定是技术特征的一部分,因此该特征未被完全公开。
**M:所述基板包括有机基板,并且其中所述第一互连包括焊球**<br>**《隐含公开》**[0091] “As the interposer substrate 1, for example, a silicon substrate, a ceramics substrate, a **glass epoxy substrate**, or a **build-up multi-layered substrate** can be used.” (译文:作为中介层基板1,例如,可以使用硅基板、陶瓷基板、**玻璃环氧基板**或**积层多层基板**。)<br>[0088] “solder balls 6 as terminal electrodes are disposed on a back surface of the interposer substrate 1” (译文:作为端子电极的焊球6布置在中介层基板1的背面上。)“玻璃环氧基板”和“积层多层基板”是本领域公认的有机基板类型。对比文件明确将焊球作为端子电极使用。虽然目标专利的互连位于凹陷内而对比文件的焊球在表面,但“基板包括有机基板”以及“互连包括焊球”这两个要素本身已被对比文件分别公开。在宽松的隐含公开判断标准下,本领域技术人员阅读对比文件后,有可能推理出“使用有机基板并搭配焊球作为互连”的技术方案。因此,技术特征M被对比文件隐含公开。
**N:所述基板包括有机基板,并且其中所述第一互连包括焊球**<br>**《隐含公开》**同技术特征M的引用。此特征与技术特征M文字描述完全相同,判断理由和结论一致。在宽松的隐含公开判断标准下,技术特征N被对比文件隐含公开。
**O:进一步包括:在所述基板的第一表面中的第二凹陷**<br>**未被公开**对比文件未公开任何用于容纳互连的凹陷结构(无论是第一还是第二凹陷)。同技术特征B,对比文件未公开凹陷结构。因此,技术特征O未被公开。
**P:所述器件的第二互连,所述第二互连被包括在所述第二凹陷内并且被耦合至所述第二凹陷,其中所述第二互连包括仅具有关于将所述器件紧固到电路板的机械功能的焊球**<br>**未被公开**对比文件公开了“dummy balls”(虚设焊球,如图3中的28),其用于加固连接状态(reinforce the connection state)。但对比文件未明确这些虚设焊球“仅”具有机械功能,它们可能也参与导电或热传导。更重要的是,这些虚设焊球是设置在基板平坦表面上的,而非“凹陷内”。目标专利的特征P限定了第二互连是“仅具有机械功能”且“被包括在第二凹陷内”的焊球。对比文件的虚设焊球虽然在“仅机械功能”这一点上有可能被广义解释,但其“设置在表面上”与“容纳在凹陷内”这一关键结构限制不符。因此,技术特征P未被公开。

## 结论

根据上述比对分析,对比文件US2004183205A1公开了目标专利的部分技术特征,但未公开其核心的“凹陷容纳互连以降低高度”及“形成嵌入式电感器”等技术方案。

<<<A>>><<<C>>><<<m>>><<<n>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE