对比文件名称：2010-05-27_JP2010118599A_发明专利_JP2010118599A Method of manufacturing semiconductor device
目标专利名称：共享扩散标准单元架构 CN104769718B
模型名称：专利创造性评估模型
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **A：包括：跨所述单元延伸并且还延伸到所述单元外的N型扩散区域** <br> **未被公开** | 无 | 对比文件（JP2010118599A）涉及一种半导体装置的制造方法，特别是通过双重曝光形成具有对向端部的栅电极对。说明书中描述了基板（111）、栅极绝缘膜（112）和栅电极（113）的形成，以及元件区域（X1）和元件分离区域（X2）。然而，全文未提及“N型扩散区域”，更未描述该扩散区域具有“跨单元延伸并且还延伸到单元外”的特性。目标专利中此特征是实现扩散区域共享、改善边缘器件性能的核心。对比文件未公开此技术特征。 |
| **B：跨所述单元延伸并且还延伸到所述单元外的P型扩散区域** <br> **未被公开** | 无 | 与特征A同理，对比文件全文未提及“P型扩散区域”，也未描述其具有跨单元延伸并超出单元边界的布局。目标专利中通过N型和P型扩散区域共同构成CMOS器件的扩散区。对比文件未公开此技术特征。 |
| **C：在每个扩散区域之上的至少一个导电栅极，以创建半导体器件** <br> **隐含公开 (c)** | 图1、图2D及对应文字描述：“ゲート電極１１３は、ゲート絶縁膜１１２上に形成されている”（栅电极113形成在栅极绝缘膜112上）、“ゲート電極層１１３Ｘから、二対のゲート電極１１３が形成される”（从栅电极层113X形成两对栅电极113）。【2】 | 目标专利中，“在每个扩散区域之上的导电栅极以创建半导体器件”指在N型和P型扩散区域上形成栅极（如多晶硅线），从而构成MOSFET等有效器件。对比文件明确公开了在基板（其表面通常定义有源区，包含经掺杂的扩散区域）上形成栅极绝缘膜和栅电极（113），这些栅电极用于形成MOSFET（参见描述“MOSゲートの加工”）。虽然对比文件未明确区分N型和P型扩散，但其描述的栅电极结构必然位于某种导电类型的半导体区域（即扩散区域）之上以形成器件。因此，本领域技术人员能够从对比文件中毫无疑义地推断出“在扩散区域之上形成导电栅极以创建半导体器件”这一技术手段。该特征在对比文件中的作用是构成MOSFET的栅极，与目标专利中创建半导体器件的作用相同。 |
| **D：虚设栅极对，每个虚设栅极布置在所述N型扩散区域和所述P型扩散区域之上以至少创建虚设器件对，该对虚设栅极布置在所述单元的相对的边缘处** <br> **未被公开** | 无 | 目标专利中的“虚设栅极对”特指布置在单元相对边缘、跨越N和P扩散区域、但被特意禁用（结扎）的栅极，其作用是形成不工作的“虚设”器件以确保单元边缘性能并实现布局共享规则。对比文件虽然公开了成对的栅电极（如图1中的G1/G2, G3/G4），但这些栅电极是电路功能所需的“有效”栅极，并非“虚设”的。对比文件未提及任何栅极被设计为“虚设”或“dummy”，也未描述其布置在“单元的相对的边缘处”以创建虚设器件对。因此，该特征未被公开。 |
| **E：以及至少一个第一导线，所述至少一个第一导线被配置成将所述虚设器件对中的至少一个虚设器件耦合到供电源以禁用所述至少一个虚设器件** <br> **未被公开** | 无 | 目标专利中，通过导线（如栅极结扎214）将虚设栅极连接到电源（PWR）或地（GND），从而固定其电位，禁用该虚设器件。这是实现虚设器件不工作的关键。对比文件全文未提及任何将栅电极连接到电源以“禁用”该栅电极下方器件的导线或连接结构。对比文件关注于栅极图形的形成工艺，而非单元的电路连接和供电配置。因此，该特征未被公开。 |
| **F：其中所述供电源在所述单元的一侧上** <br> **未被公开** | 无 | 目标专利该特征限定了“一指单元”的供电架构，即电源（PWR和GND）仅布置在单元的一侧。对比文件未描述任何标准单元的电源布线或供电网络布局。因此，该特征未被公开。 |
| **G：其中耦合到所述至少一个第一导线的所述至少一个虚设器件布置在所述单元的仅一个边缘上** <br> **未被公开** | 无 | 该特征与特征F、E紧密相关，是目标专利“不对称”单元架构的具体体现：由于电源仅在一侧，因此只有该侧的虚设栅极被结扎。对比文件未公开任何虚设器件，也未描述单元边缘与电源连接的对应关系。因此，该特征未被公开。 |
| **H：并且在所述单元的所述边缘的相对边缘上的至少一个虚设器件不耦合至在所述单元的所述一侧上的所述供电源** <br> **未被公开** | 无 | 该特征进一步定义了未被结扎的虚设器件位于电源所在侧的对侧。这同样是目标专利特定单元架构的规则。对比文件未涉及相关内容。因此，该特征未被公开。 |
| **I：其特征在于，所述至少一个第一导线与所述至少一个虚设器件的虚设栅极以及限定在所述至少一个导电栅极与所述至少一个虚设器件的虚设栅极之间的扩散区域部分接触** <br> **未被公开** | 无 | 目标专利该特征描述了导线（214）的具体接触结构：同时接触虚设栅极（208）和一段扩散区域（202）。对比文件未描述任何导线具有这种同时接触栅极和特定扩散区域部分的结构。因此，该特征未被公开。 |
| **J：其特征在于，所述至少一个导电栅极包括在每个扩散区域之上的多个导电栅极** <br> **未被公开** | 无 | 目标专利该特征表明单元内包含多个有效栅极（如多个晶体管）。对比文件图示（如图1）中显示了一个区域内有多个栅电极（G1-G4），但其并未明确描述这些栅极与“每个扩散区域”（即特定的N型和P型扩散区域）的对应关系，也未明确这是“在每个扩散区域之上”的“多个”栅极。该图示更多是展示工艺方法可形成的图案，而非定义一个标准单元内部的特定晶体管数量。因此，不能认为直接或隐含公开了该特征。 |
| **K：并且所述单元进一步包括布置在所述多个导电栅极之间的输出接头** <br> **未被公开** | 无 | 目标专利中的“输出接头”（如204）是用于连接上层金属线的接触结构。对比文件未提及任何类似“输出接头”的结构。因此，该特征未被公开。 |
| **L：其特征在于，每个虚设栅极包括经切割的虚设栅极对，每个经切割的虚设栅极或是与所述P型扩散区域相关联或是与所述N型扩散区域相关联** <br> **未被公开** | 无 | 目标专利该特征描述了虚设栅极被“切割”（通过掩模212）为分别对应于P型和N型扩散区域的两部分。对比文件未提及任何栅极被“切割”，也未提及栅极与特定掺杂类型扩散区域的关联。因此，该特征未被公开。 |
| **M：其特征在于，每个经切割的虚设栅极形成P型虚设器件或N型虚设器件的一部分** <br> **未被公开** | 无 | 该特征是特征L的延伸，定义了经切割的虚设栅极部分构成PMOS或NMOS虚设器件。对比文件未涉及虚设器件及其类型。因此，该特征未被公开。 |
| **N：其特征在于，进一步包括至少一个第二导线，所述至少一个第二导线被配置将所述虚设器件对中的至少一个虚设器件耦合到接地，以禁用所述至少一个虚设器件** <br> **未被公开** | 无 | 目标专利该特征限定了除连接到电源的导线外，还有连接到地的导线用于禁用虚设器件（例如，图2中虚设栅极208同时连接到PWR和GND）。对比文件未提及任何将栅极连接到接地的导线以禁用器件。因此，该特征未被公开。 |
<<<c>>>