对比文件名称：2011-06-30_US2011156755A_发明申请_US20110156755A1 FLEXIBLE CMOS LIBRARY ARCHITECTURE FOR LEAKAGE POWER AND VARIABILITY REDUCTION
目标专利名称：232共享扩散标准单元架构CN104769718B
模型名称：专利创造性评估模型
### 特征比对表格
| 技术特征描述及公开性判断 | 对比文件原文引用 | 公开性论述 |
| **A：包括：跨所述单元延伸并且还延伸到所述单元外的N型扩散区域**<br>《隐含公开》 | 对比文件说明书第[0028]段描述了扩散区域110的定义，以及多晶硅线沉积在其上形成MOSFET。图2和图3展示了包含多个MOSFET的单元架构，其中下半部分为NMOS FET（例如216， 316），其必然形成于N型扩散区域之上。从图示的布局来看，构成逻辑门和隔离MOSFET的N型扩散区域是连续的，并且跨越了单元的宽度。本领域技术人员结合附图可以毫无疑义地理解，为了形成图示的连续器件结构，N型扩散区域必然需要跨单元延伸并至少延伸至隔离MOSFET下方，而隔离MOSFET被描述为布置在所有逻辑门的两侧（“disposed both right and left of ... all logic gates”），这暗示扩散区域延伸到了逻辑门单元的边界之外。 | 对比文件虽然没有明确文字描述“N型扩散区域延伸到单元外”，但其图2和图3所示的单元架构中，隔离MOSFET（210, 310）被设置在逻辑门（240/270, 340/370）的两侧，且所有MOSFET（包括逻辑门内的和隔离的）都形成在连续的扩散区域上。为了实现这种在逻辑门两侧设置隔离MOSFET的结构，本领域技术人员能够直接且毫无疑义地推导出，N型扩散区域必须跨整个单元（包括逻辑门和两侧的隔离区域）连续延伸，因此必然延伸到逻辑门单元本身的边界之外。该扩散区域在对比文件中用于形成MOSFET的源/漏区，与目标专利中用于形成有效器件和虚设器件的扩散区域作用相同。因此，技术特征A被对比文件隐含公开。 |
| **B：跨所述单元延伸并且还延伸到所述单元外的P型扩散区域**<br>《隐含公开》 | 对比文件说明书第[0028]段描述了扩散区域110的定义，以及多晶硅线沉积在其上形成MOSFET。图2和图3展示了包含多个MOSFET的单元架构，其中上半部分为PMOS FET（例如213, 313），其必然形成于P型扩散区域之上。从图示的布局来看，构成逻辑门和隔离MOSFET的P型扩散区域是连续的，并且跨越了单元的宽度。本领域技术人员结合附图可以毫无疑义地理解，为了形成图示的连续器件结构，P型扩散区域必然需要跨单元延伸并至少延伸至隔离MOSFET下方，而隔离MOSFET被描述为布置在所有逻辑门的两侧，这暗示扩散区域延伸到了逻辑门单元的边界之外。 | 与特征A同理，对比文件图2和图3明确显示了位于单元上半部分的PMOS区域。为了在逻辑门两侧都形成隔离的PMOS FET（213, 313），P型扩散区域也必须跨整个单元连续延伸，并必然延伸至逻辑门单元边界之外。该扩散区域在对比文件中用于形成PMOS器件的源/漏区，与目标专利中用于形成有效器件和虚设器件的P型扩散区域作用相同。因此，技术特征B被对比文件隐含公开。 |
| **C：在每个扩散区域之上的至少一个导电栅极，以创建半导体器件**<br>《直接公开》 | 对比文件说明书第[0028]段：“Next, ‘polysilicon’ lines may be deposited onto diffusion area 110 to create MOSFETs.” 第[0030]段：“Every intersection of a ‘polysilicon’ line with diffusion area 110 defines a MOSFET...”。图2和图3中，逻辑门（如NAND 250/260， NOR 280）包含多个跨越P型和N型扩散区域的“polysilicon”线（即导电栅极），从而形成有效的半导体器件（MOSFET）。 | 对比文件明确公开了通过在多晶硅（或其他导电材料）线与扩散区域的交叉处定义MOSFET来创建半导体器件。图中清楚显示了在P型和N型扩散区域之上均有这样的导电栅极（多晶硅线）用于构成NAND、NOR等逻辑门，即有效半导体器件。这与目标专利中“在每个扩散区域之上的至少一个导电栅极，以创建半导体器件”的技术特征完全相同。因此，技术特征C被对比文件直接公开。 |
| **D：虚设栅极对，每个虚设栅极布置在所述N型扩散区域和所述P型扩散区域之上以至少创建虚设器件对，该对虚设栅极布置在所述单元的相对的边缘处**<br>《隐含公开》 | 对比文件说明书第[0041]段：“pairs of isolation MOSFETs 210 may be disposed on either side of all logic gates”。图2和图3明确示出了在成对逻辑门（240/270, 340/370）的左右两侧各有一对隔离MOSFET（210, 310）。每个隔离MOSFET对包括一个PMOS FET（213, 313）和一个NMOS FET（216, 316），分别位于P型和N型扩散区域之上。 | 对比文件公开了在逻辑单元两侧布置的隔离MOSFET对（210, 310）。每个这样的“对”包含两个器件：一个PMOS和一个NMOS。虽然对比文件没有明确描述单个栅极同时跨越两种扩散类型（其图示中一个隔离对可能由两个分离的栅极构成），但其明确教导了在单元相对的两侧（左和右）均设置有隔离器件（PMOS和NMOS）。本领域技术人员可以理解，为了在单元两侧实现隔离功能，必然需要在两侧的P型和N型扩散区域之上都布置相应的栅极结构以形成隔离器件（即虚设器件）。这与目标专利中“虚设栅极对...布置在所述单元的相对的边缘处”的特征实质相同。隔离MOSFET在对比文件中用于隔离逻辑门，不执行逻辑功能，相当于目标专利中的“虚设器件”。因此，技术特征D被对比文件隐含公开。 |
| **E：以及至少一个第一导线，所述至少一个第一导线被配置成将所述虚设器件对中的至少一个虚设器件耦合到供电源以禁用所述至少一个虚设器件**<br>《直接公开》 | 对比文件说明书第[0041]段：“In each pair of isolation MOSFETs 210, a PMOS FET 213, depicted in the upper half, may be coupled to a power supply line Vdd 220, while a NMOS FET 216, depicted in the lower half, may be coupled to ground line GND 230. Because PMOS FET 213 is coupled to Vdd 220 and NMOS FET 216 is coupled to GND , these MOSFETs 210 do not function as logic gates.” | 对比文件明确公开了隔离MOSFET（即虚设器件）的PMOS部分连接到电源Vdd，NMOS部分连接到地GND。这种连接导致它们“do not function as logic gates”，即被禁用，不执行逻辑功能。这完全对应于目标专利中“将虚设器件耦合到供电源以禁用所述虚设器件”的技术特征。电源Vdd就是“供电源”的一种。因此，技术特征E被对比文件直接公开。 |
| **F：其中所述供电源在所述单元的一侧上**<br>《直接公开》 | 对比文件图2和图3明确显示了电源线Vdd 220/320位于单元的上方（一侧），地线GND 230/330位于单元的下方（另一侧）。文字描述中虽未明确“一侧”，但从图示布局可以毫无疑义地确定供电源（Vdd）和地（GND）分别位于单元的两侧。 | 本领域技术人员观察对比文件图2和图3可以毫无疑义地得出，电源Vdd的布线位于单元的上侧边缘。这明确公开了“供电源在所述单元的一侧上”这一布局特征。因此，技术特征F被对比文件直接公开。 |
| **G：其中耦合到所述至少一个第一导线的所述至少一个虚设器件布置在所述单元的仅一个边缘上**<br>《未公开》 | 对比文件说明书第[0041]段及图2、图3显示，在每个逻辑门单元（或一组逻辑门）的**两侧**（左和右）都布置有隔离MOSFET对（210, 310），并且每一侧的隔离MOSFET对中的PMOS都连接到Vdd，NMOS都连接到GND（参见图2中左右两侧的210，图3中左右两侧的310）。 | 目标专利的特征G明确限定了被导线耦合到供电源的虚设器件（即被结扎/禁用的虚设器件）仅布置在单元的一个边缘上。这是其“不对称”单元架构（如一指单元）的关键特点。然而，对比文件公开的架构中，在单元**两侧**的隔离MOSFET对均被连接到电源Vdd和地GND。即，两侧边缘的虚设（隔离）器件都被耦合到了供电源（或地）。这不符合“仅一个边缘”的限制。对比文件没有公开或暗示仅在一侧边缘的虚设器件被连接至供电源而在另一侧的不被连接。因此，技术特征G未被对比文件公开。 |
| **H：并且在所述单元的所述边缘的相对边缘上的至少一个虚设器件不耦合至在所述单元的所述一侧上的所述供电源。**<br>《未公开》 | 同上，对比文件图2和图3显示，在单元相对的两侧边缘上的隔离MOSFET（虚设器件）均被连接：PMOS连接到Vdd，NMOS连接到GND。 | 由于对比文件中单元两侧边缘的隔离（虚设）器件均被连接到电源线（Vdd）或地线（GND），因此不存在“在相对边缘上的至少一个虚设器件不耦合至供电源”的情况。这与目标专利中描述的“未结扎的虚设栅极”特征不符。因此，技术特征H未被对比文件公开。 |
| **I：其特征在于，所述至少一个第一导线与所述至少一个虚设器件的虚设栅极以及限定在所述至少一个导电栅极与所述至少一个虚设器件的虚设栅极之间的扩散区域部分接触。**<br>《未公开》 | 对比文件没有描述连接隔离MOSFET的导线（即Vdd和GND金属线）与隔离MOSFET的栅极（多晶硅线）以及栅极之间的扩散区域部分三者同时接触的具体结构。图2和图3仅示意性地显示了电源/地线与器件单元的连接关系。 | 目标专利的特征I限定了导线与虚设栅极以及两者之间扩散区域部分接触的具体结扎结构，如图2中的栅极结扎214。对比文件仅公开了隔离MOSFET的源/漏区通过接触孔连接到电源/地线（这是MOSFET的标准连接方式），并未公开或暗示导线需要与栅极以及栅极之间的扩散区域部分同时接触以实现特定电学连接（如结扎）。该特征涉及一个具体的、非必要的物理连接实现方式，对比文件未公开该具体结构。因此，技术特征I未被对比文件公开。 |
| **J：其特征在于，所述至少一个导电栅极包括在每个扩散区域之上的多个导电栅极**<br>《直接公开》 | 对比文件图2和图3中，每个逻辑门（如NAND 250, NAND 260, NOR 280）都包含多个跨越P型和N型扩散区域的导电栅极（多晶硅线）。例如，一个两输入NAND门至少需要两个PMOS和两个NMOS，即至少两个栅极。 | 对比文件附图明确显示，逻辑单元内包含多个导电栅极（例如，构成NAND门、NOR门的多个晶体管栅极）。这直接公开了“在每个扩散区域之上的多个导电栅极”这一特征。因此，技术特征J被对比文件直接公开。 |
| **K：并且所述单元进一步包括布置在所述多个导电栅极之间的输出接头。**<br>《未公开》 | 对比文件说明书第[0045]段提到：“Output Z may appear on a metal line that is separate from the ‘polysilicon’ line...”，但未具体描述该输出金属线（接头）在单元内部的具体位置，特别是是否“布置在所述多个导电栅极之间”。图2和图3也未明确标示输出接头的具体位置。 | 目标专利的特征K限定了输出接头的具体位置——“布置在所述多个导电栅极之间”，如图2中的输出接头204。对比文件虽然提到了输出Z出现在金属线上，但并未具体公开该输出金属线（接头）位于多个栅极之间的布局特征。该特征涉及单元内部布线的特定拓扑结构，对比文件未提供足够信息以公开或暗示该具体布置。因此，技术特征K未被对比文件公开。 |
| **L：其特征在于，每个虚设栅极包括经切割的虚设栅极对，每个经切割的虚设栅极或是与所述P型扩散区域相关联或是与所述N型扩散区域相关联。**<br>《未公开》 | 对比文件未提及任何关于“经切割的虚设栅极”的概念。其隔离MOSFET对（210, 310）由独立的PMOS FET和NMOS FET组成，分别位于P型和N型扩散区域上，图示中它们似乎是分离的栅极结构。 | 目标专利的特征L涉及通过“多晶线切割掩模”（图2中的212）将跨越P型和N型扩散区域的连续虚设栅极切割成分别与P型或N型扩散区域相关联的两部分。这是一种特定的物理结构。对比文件中的隔离MOSFET对是独立的PMOS和NMOS器件，并未公开或暗示它们源自一个被切割的连续栅极。因此，技术特征L未被对比文件公开。 |
| **M：其特征在于，每个经切割的虚设栅极形成P型虚设器件或N型虚设器件的一部分。**<br>《未公开》 | 同上，对比文件未公开“经切割的虚设栅极”这一前提特征。其隔离MOSFET是完整的、独立的PMOS或NMOS器件。 | 特征M是特征L的进一步限定。由于对比文件未公开“经切割的虚设栅极”（特征L），因此自然也未公开由这种切割栅极形成的“P型虚设器件或N型虚设器件的一部分”这一特征。因此，技术特征M未被对比文件公开。 |
| **N：其特征在于，进一步包括至少一个第二导线，所述至少一个第二导线被配置将所述虚设器件对中的至少一个虚设器件耦合到接地，以禁用所述至少一个虚设器件。**<br>《直接公开》 | 对比文件说明书第[0041]段：“while a NMOS FET 216, depicted in the lower half, may be coupled to ground line GND 230.” | 对比文件明确公开了隔离MOSFET对（即虚设器件对）中的NMOS FET（216, 316）被耦合到接地线GND（230, 330），以使其不发挥逻辑功能，即被禁用。这完全对应于目标专利中“第二导线...耦合到接地，以禁用所述虚设器件”的技术特征。因此，技术特征N被对比文件直接公开。 |
<<<C>>><<<E>>><<<F>>><<<J>>><<<N>>><<<a>>><<<b>>><<<d>>>