对比文件名称：2018-08-09_JP2018125542A_发明专利_JP2018125542A 共用拡散標準セルの構造
目标专利名称：232共享扩散标准单元架构CN104769718B
本次调用模型名称：深度专利特征比对分析模型
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| 技术特征A：包括跨所述单元延伸并且还延伸到所述单元外的N型扩散区域《直接公开》 | [0018]“拡散領域202は、セルの境界(端部)210を超えて拡張し”（扩散区域202跨过单元边界（边缘）210延伸）<br>[0018]“下の(nタイプ)拡散領域202”（下面的（n型）扩散区域202） | 对比文件图2及[0018]段明确示出并描述了“N型扩散区域”（nタイプの拡散領域）从单元内部延伸至单元边界210之外。该扩散区域在对比文件中用于形成有效器件和虚设器件，其“延伸到单元外”的作用是使相邻单元可以共享扩散区，这与目标专利中为改善器件性能而允许扩散区域延伸超出单元边界的作用相同。因此，本领域技术人员能够毫无疑义地确定该技术特征已被直接公开。 |
| 技术特征B：跨所述单元延伸并且还延伸到所述单元外的P型扩散区域《直接公开》 | [0018]“拡散領域202は、セルの境界(端部)210を超えて拡張し”（扩散区域202跨过单元边界（边缘）210延伸）<br>[0018]“上の(pタイプ)拡散領域202”（上面的（p型）扩散区域202） | 对比文件图2及[0018]段明确示出并描述了“P型扩散区域”（pタイプの拡散領域）从单元内部延伸至单元边界210之外。其作用与技术特征A相同，用于与N型扩散区域一起构成CMOS结构并允许共享，已被直接公开。 |
| 技术特征C：在每个扩散区域之上的至少一个导电栅极，以创建半导体器件《直接公开》 | [0018]“ポリラインゲート206”（多晶线栅极206） | 对比文件图2中明确示出了在P型和N型扩散区域上方均有“ポリラインゲート206”（即导电栅极），其作用是在扩散区域上形成晶体管（半导体器件），例如有效器件。因此，该技术特征被直接公开。 |
| 技术特征D：虚设栅极对，每个虚设栅极布置在所述N型扩散区域和所述P型扩散区域之上以至少创建虚设器件对，该对虚设栅极布置在所述单元的相对的边缘处《直接公开》 | [0018]“ダミーゲート208、タイオフされていないダミーゲート218”（虚设栅极208，未结扎的虚设栅极218）<br>[0018]“ダミーゲート208と上の(pタイプ)拡散領域202の交差部は、第1のダミーデバイスを形成し、ならびにタイオフされたダミーゲート208と下の(nタイプ)拡散区域202の交差部は第2のダミーデバイスを形成する。”（虚设栅极208与上（p型）扩散区域202的交差形成第一虚设器件，以及虚设栅极208与下（n型）扩散区域202的交差形成第二虚设器件。）<br>[0019]“ダミーゲート208と218は、各ダミーゲート208と218がセルの境界210を超えて拡張するようにセルの境界210上に定義される。”（虚设栅极208和218被定义在单元边界210上，使得每个虚设栅极208和218延伸超出单元边界210。）图2明确示出虚设栅极208和218位于单元左右两侧边缘。 | 对比文件明确公开了在单元相对的两个边缘（左边缘和右边缘）各布置有一个虚设栅极（208和218），且每个虚设栅极同时跨过P型和N型扩散区域（如图2所示），从而与上下扩散区域相交形成一对虚设器件。其作用是在单元边缘形成可被禁用的潜在有效器件，与目标专利相同。因此，该技术特征被直接公开。 |
| 技术特征E：以及至少一个第一导线，所述至少一个第一导线被配置成将所述虚设器件对中的至少一个虚设器件耦合到供电源以禁用所述至少一个虚设器件《直接公开》 | [0018]“ゲートタイオフ(導電線)214”（栅极结扎（导线）214）<br>[0018]“ダミーゲート208は、1つのタイオフ214と共に電源(PWR)に結合され、かつ別のタイオフ214と共にグラウンド(GND)に結合される。”（虚设栅极208通过一个结扎214与电源(PWR)结合，并通过另一个结扎214与接地(GND)结合。）<br>[0018]“タイオフされたダミーゲート208のPMOSおよびNMOS一部(すなわち、カットダミーポリライン)は、...ターンオフされる”（被结扎的虚设栅极208的PMOS和NMOS部分（即，被切割的虚设多晶线）被...关断） | 对比文件明确公开了使用导线（ゲートタイオフ214）将位于单元一侧（图2左侧）的虚设栅极208耦合到电源(PWR)和接地(GND)，从而禁用该虚设栅极对应的虚设器件。其作用与目标专利完全相同，即通过电源连接使虚设器件失效。因此，该技术特征被直接公开。 |
| 技术特征F：其中所述供电源在所述单元的一侧上《直接公开》 | [0019]“電源(PWR)およびグラウンドソース(GND)は、セル200の片側に提供される。”（电源(PWR)和接地源(GND)在单元200的一侧提供。） | 对比文件明确指出了电源和接地仅在单元的一侧提供。这解释了为何在一指单元（不对称单元）中，只有一个边缘的虚设栅极被直接结扎。该特征的作用与目标专利中限定供电位置以约束结扎布局的作用相同。因此，被直接公开。 |
| 技术特征G：其中耦合到所述至少一个第一导线的所述至少一个虚设器件布置在所述单元的仅一个边缘上《直接公开》 | [0018] 图2明确示出，只有左侧的虚设栅极208连接有结扎导线214，而右侧的虚设栅极218没有连接此类导线。<br>[0021]“1つのフィンガーセル構造において、ゲートタイオフ214は、電源がセルの片側のみで使用可能なので、セルの一端に設置される。”（在一指单元结构中，由于电源仅在单元的一侧可用，栅极结扎214被设置在单元的一端。） | 结合特征F的公开和附图，对比文件直接且明确地公开了在电源仅位于一侧的一指单元中，只有布置在该电源侧边缘（图2左边缘）的虚设器件（对应虚设栅极208）被导线（214）耦合。其作用是实现不对称结扎。因此，该技术特征被直接公开。 |
| 技术特征H：并且在所述单元的所述边缘的相对边缘上的至少一个虚设器件不耦合至在所述单元的所述一侧上的所述供电源《直接公开》 | [0018] 图2明确示出右侧的虚设栅极218未连接结扎导线。<br>[0022]“右端のタイオフされないダミーゲート218は、別のセル400のタイオフされたダミーゲート416と共にセル200に当接することによってターンオフされ得る。”（右侧的未结扎的虚设栅极218可以通过与另一单元400的结扎虚设栅极416邻接而被关断。） | 对比文件明确指出，在单元200（一指单元）中，与结扎边缘（左侧）相对的另一边缘（右侧）上的虚设栅极218未被直接结扎（不直接耦合到本单元的供电源），而是通过相邻单元的结扎栅极来禁用。其作用与目标专利中描述的另一侧虚设器件不直接连接本单元电源的情况完全一致。因此，被直接公开。 |
| 技术特征I：其特征在于，所述至少一个第一导线与所述至少一个虚设器件的虚设栅极以及限定在所述至少一个导电栅极与所述至少一个虚设器件的虚设栅极之间的扩散区域部分接触《直接公开》 | [0018]“ゲートタイオフ214は、タイオフされたダミーゲート208とポリラインゲート206およびタイオフされたダミーゲート208の間に定義された拡散領域202の一部の両方に接している。”（栅极结扎214与被结扎的虚设栅极208以及限定在多晶线栅极206与被结扎的虚设栅极208之间的扩散区域202的一部分两者接触。） | 对比文件说明书文字明确描述了结扎导线（214）同时接触虚设栅极（208）以及位于有效栅极（206）与该虚设栅极（208）之间的那部分扩散区域。该描述与目标专利特征I的限定完全一致。因此，该技术特征被直接公开。 |
| 技术特征J：其特征在于，所述至少一个导电栅极包括在每个扩散区域之上的多个导电栅极《隐含公开》 | [0018] 图2中示出了多个“ポリラインゲート206”。说明书[0018]段提到“ポリラインゲート206”，虽然未明确数量为“多个”，但图示清晰表明存在多个栅极结构。 | 对比文件图2明确显示在P型和N型扩散区域上方存在不止一个导电栅极（206）。本领域技术人员观察该标准单元布局图，能够毫无疑义地理解其中包含多个用于构成逻辑电路（如反相器、逻辑门）的导电栅极。因此，该技术特征被隐含公开。 |
| 技术特征K：并且所述单元进一步包括布置在所述多个导电栅极之间的输出接头《隐含公开》 | [0018]“出力タブ204”（输出接头204）<br>图2明确示出“出力タブ204”位于两个“ポリラインゲート206”之间。 | 对比文件图2中明确标注了“出力タブ204”（输出接头204），且其物理位置处于两个有效栅极（206）之间的区域。本领域技术人员能够理解，在标准单元布局中，输出接头通常布置在晶体管（栅极）之间用于金属层连接。因此，虽然说明书文字未明确描述其“布置在多个导电栅极之间”，但从图示可以毫无疑义地推导出该位置关系。该技术特征被隐含公开。 |
| 技术特征L：其特征在于，每个虚设栅极包括经切割的虚设栅极对，每个经切割的虚设栅极或是与所述P型扩散区域相关联或是与所述N型扩散区域相关联《直接公开》 | [0018]“ポリラインカットマスク212がセル(ダミーゲート208を含む)をPMOSおよびNMOS領域に分割する”（多晶线切割掩模212将单元（包括虚设栅极208）分割为PMOS和NMOS区域。）<br>图2中虚设栅极208被“ポリラインカットマスク212”（切割掩模）分割为上、下两部分。 | 对比文件明确公开了通过切割掩模将虚设栅极（如208）切割成分别对应于PMOS区域（与P型扩散相关联）和NMOS区域（与N型扩散相关联）的两部分。这完全对应于目标专利中“经切割的虚设栅极对”的概念。因此，该技术特征被直接公开。 |
| 技术特征M：其特征在于，每个经切割的虚设栅极形成P型虚设器件或N型虚设器件的一部分《直接公开》 | [0018]“タイオフされたダミーゲート208のPMOSおよびNMOS一部(すなわち、カットダミーポリライン)”（被结扎的虚设栅极208的PMOS和NMOS部分（即，被切割的虚设多晶线））<br>[0018]“タイオフされたダミーゲート208と上の(pタイプ)拡散領域202の交差部は、第1のダミーデバイスを形成し、ならびにタイオフされたダミーゲート208と下の(nタイプ)拡散区域202の交差部は第2のダミーデバイスを形成する。”（虚设栅极208与上（p型）扩散区域202的交差形成第一虚设器件，以及虚设栅极208与下（n型）扩散区域202的交差形成第二虚设器件。） | 基于特征L的公开，被切割的虚设栅极的上半部分与P型扩散区域相交形成P型虚设器件（如PMOS），下半部分与N型扩散区域相交形成N型虚设器件（如NMOS）。对比文件对此有明确描述。因此，该技术特征被直接公开。 |
| 技术特征N：其特征在于，进一步包括至少一个第二导线，所述至少一个第二导线被配置将所述虚设器件对中的至少一个虚设器件耦合到接地，以禁用所述至少一个虚设器件《直接公开》 | [0018]“ダミーゲート208は、1つのタイオフ214と共に電源(PWR)に結合され、かつ別のタイオフ214と共にグラウンド(GND)に結合される。”（虚设栅极208通过一个结扎214与电源(PWR)结合，并通过另一个结扎214与接地(GND)结合。） | 对比文件明确公开了使用导线（即“別のタイオフ214”）将虚设栅极208（及其形成的虚设器件）耦合到接地(GND)，以实现禁用。该导线即对应于目标专利中的“第二导线”。因此，该技术特征被直接公开。 |
<<<A>>><<<B>>><<<C>>><<<D>>><<<E>>><<<F>>><<<G>>><<<H>>><<<I>>><<<L>>><<<M>>><<<N>>><<<j>>><<<k>>>