对比文件的名称：2021-06-23_EP2917939B_发明授权_EP2917939B1 SHARED-DIFFUSION STANDARD CELL ARCHITECTURE
目标专利的名称：232共享扩散标准单元架构CN104769718B
本次调用的模型名称：专利创造性评估模型
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：跨所述单元延伸并且还延伸到所述单元外的N型扩散区域 <br> **《直接公开》** | 说明书第[0015]段：“the diffusion areas 202 extend beyond the cell boundary (edge) 210”； 说明书第[0010]段：“The cell includes an N-type diffusion area extending across the cell and also outside of the cell”。 | 对比文件明确公开了N型扩散区域（例如，图2、3中下部的扩散区域）跨单元延伸并延伸到单元外。这与目标专利中技术特征A的作用完全相同，即通过延伸扩散区域来改善单元边缘器件的性能。 |
| **技术特征B**：跨所述单元延伸并且还延伸到所述单元外的P型扩散区域 <br> **《直接公开》** | 说明书第[0015]段：“the diffusion areas 202 extend beyond the cell boundary (edge) 210”； 说明书第[0010]段：“The cell includes ... a P-type diffusion area extending across the cell and also outside of the cell”。 | 对比文件明确公开了P型扩散区域（例如，图2、3中上部的扩散区域）跨单元延伸并延伸到单元外。这与目标专利中技术特征B的作用完全相同。 |
| **技术特征C**：在每个扩散区域之上的至少一个导电栅极，以创建半导体器件 <br> **《直接公开》** | 说明书第[0015]段：“polyline gate 206”； 说明书第[0010]段：“The cell also includes a polyline above each diffusion area to create a semiconductive device”。 | 对比文件公开了在扩散区域之上的多晶线（导电栅极）以形成半导体器件（例如，图2中的206）。这与目标专利中技术特征C的作用相同，即形成有效器件。 |
| **技术特征D**：虚设栅极对，每个虚设栅极布置在所述N型扩散区域和所述P型扩散区域之上以至少创建虚设器件对，该对虚设栅极布置在所述单元的相对的边缘处 <br> **《直接公开》** | 说明书第[0015]段：“a tied off dummy gate 208, an un-tied off dummy gate 218”； 图2明确显示虚设栅极208和218位于单元200的左右两侧边缘； 说明书第[0010]段：“a pair of dummy polylines, each dummy polyline disposed above the N-type diffusion area and the P-type diffusion area to create a pair of dummy devices. The pair of dummy polylines are disposed at opposite edges of the cell”。 | 对比文件明确公开了位于单元相对边缘的一对虚设栅极（208和218），且每个虚设栅极均布置在N型和P型扩散区域之上，从而形成虚设器件对。这与目标专利中技术特征D的作用完全相同，即在单元边缘形成潜在的但需要被禁用的器件。 |
| **技术特征E**：以及至少一个第一导线，所述至少一个第一导线被配置成将所述虚设器件对中的至少一个虚设器件耦合到供电源以禁用所述至少一个虚设器件 <br> **《直接公开》** | 说明书第[0015]段：“gate tie offs (conductive lines) 214”； 说明书第[0017]段：“dummy gates 208 on that side can be tied off (e.g., turned off/deactivated) with gate tie offs (conductive lines) 214. ... the dummy gate 208 is coupled to the power supply (PWR) with one tie off 214”。 | 对比文件明确公开了导线（214）将虚设器件（由虚设栅极208形成）耦合到电源（PWR）以禁用它。这与目标专利中技术特征E的作用完全相同。 |
| **技术特征F**：其中所述供电源在所述单元的一侧上 <br> **《直接公开》** | 说明书第[0015]段：“typically has a power supply on one side of the cell 200”； 说明书第[0017]段：“A power supply (PWR) and a ground source (GND) are provided on one side of the cell 200”。 | 对比文件明确公开了对于“一指单元”（例如图2的单元200），电源和接地仅在该单元的一侧上提供。这与目标专利中技术特征F的限定完全一致。 |
| **技术特征G**：其中耦合到所述至少一个第一导线的所述至少一个虚设器件布置在所述单元的仅一个边缘上 <br> **《直接公开》** | 说明书第[0018]段：“in a one finger cell architecture, such as the cell 200, the gate tie offs 214 are placed on one edge of the cell”； 结合图2可知，只有左边缘的虚设栅极208被结扎（tied off），右边缘的虚设栅极218未被结扎。 | 对比文件明确公开了在一指单元中，被导线（结扎线214）耦合到电源以禁用的虚设器件（由虚设栅极208形成）仅布置在单元的一个边缘（左边缘）上。这与目标专利中技术特征G的限定完全一致。 |
| **技术特征H**：并且在所述单元的所述边缘的相对边缘上的至少一个虚设器件不耦合至在所述单元的所述一侧上的所述供电源。 <br> **《直接公开》** | 说明书第[0015]段：“an un-tied off dummy gate 218”； 图2明确显示右边缘的虚设栅极218未连接任何结扎线； 说明书第[0019]段：“the un-tied off dummy gate 218 on the right edge may be turned off by abutting the cell 200 with a tied off dummy gate 416 of another cell 400”。 | 对比文件明确公开了在单元（例如图2的单元200）的相对边缘（右边缘）上的虚设器件（由虚设栅极218形成）并未通过导线耦合到位于该单元一侧的电源。其通过邻接另一单元的经结扎虚设栅极来实现禁用。这与目标专利中技术特征H的限定完全一致。 |
| **技术特征I**：其特征在于，所述至少一个第一导线与所述至少一个虚设器件的虚设栅极以及限定在所述至少一个导电栅极与所述至少一个虚设器件的虚设栅极之间的扩散区域部分接触。 <br> **《直接公开》** | 说明书第[0015]段：“The gate tie offs 214 are in contact with both the tied off dummy gate 208 and the portion of the diffusion areas 202 defined between the polyline gate 206 and the tied off dummy gate 208”。 | 对比文件明确且清晰地公开了导线（结扎线214）同时与虚设栅极（208）以及位于有效栅极（206）和该虚设栅极（208）之间的扩散区域（202）部分接触。这与目标专利中技术特征I的限定完全相同。 |
| **技术特征J**：其特征在于，所述至少一个导电栅极包括在每个扩散区域之上的多个导电栅极 <br> **《直接公开》** | 说明书第[0021]段：图3示出的对称单元300包括“polyline gates 306”； 图3中明确显示了在P型扩散区域和N型扩散区域之上有多个导电栅极（306）。 | 对比文件公开了另一种单元架构（两指对称单元，图3），其中在每个扩散区域之上有多个导电栅极（306）。虽然目标专利图2的一指单元仅示出一个导电栅极，但其权利要求并未限定仅能有一个导电栅极。因此，对比文件直接公开了“包括多个导电栅极”的技术方案。 |
| **技术特征K**：并且所述单元进一步包括布置在所述多个导电栅极之间的输出接头。 <br> **《直接公开》** | 说明书第[0021]段：图3示出的对称单元300包括“an output tab 304”； 结合图3可见，输出接头（304）布置在两个多晶线栅极（306）之间。 | 对比文件明确公开了在具有多个导电栅极的单元（图3的对称单元300）中，输出接头（304）布置在这些栅极之间。这与目标专利中技术特征K的限定相同。 |
| **技术特征L**：其特征在于，每个虚设栅极包括经切割的虚设栅极对，每个经切割的虚设栅极或是与所述P型扩散区域相关联或是与所述N型扩散区域相关联。 <br> **《直接公开》** | 说明书第[0017]段：“the polyline cut masks 212 separate the cell (including the dummy gate 208), into PMOS and NMOS regions. ... Thus, the PMOS and NMOS portions of the tied off dummy gate 208 (i.e., cut dummy polylines) are turned off...”。 | 对比文件明确公开了通过多晶线切割掩模（212）将虚设栅极（如208）切割成分别与P型扩散区域（PMOS区）和N型扩散区域（NMOS区）相关联的部分。这直接对应于“经切割的虚设栅极对”，每个切割部分与特定类型的扩散区域相关联。 |
| **技术特征M**：其特征在于，每个经切割的虚设栅极形成P型虚设器件或N型虚设器件的一部分。 <br> **《直接公开》** | 说明书第[0015]段：“The intersection of the tied off dummy gate 208 and the upper (p-type) diffusion area 202 form a first dummy device and the intersection of the tied off dummy gate 208 and the lower (n-type) diffusion area 202 form a second dummy device”。 结合[0017]段关于切割的描述，切割后的虚设栅极各部分分别与P型和N型扩散区域相交，形成P型或N型虚设器件。 | 对比文件明确描述了虚设栅极与P型扩散区域的交叉形成第一虚设器件（P型），与N型扩散区域的交叉形成第二虚设器件（N型）。在切割后，每个切割部分（即经切割的虚设栅极）自然形成对应类型虚设器件的一部分。这直接公开了技术特征M。 |
| **技术特征N**：其特征在于，进一步包括至少一个第二导线，所述至少一个第二导线被配置将所述虚设器件对中的至少一个虚设器件耦合到接地，以禁用所述至少一个虚设器件。 <br> **《直接公开》** | 说明书第[0017]段：“the dummy gate 208 is coupled to the power supply (PWR) with one tie off 214 and is coupled to ground (GND) with another tie off 214”。 | 对比文件明确公开了除了连接到电源（PWR）的导线（第一导线）外，还有另一条导线（第二导线）将同一虚设器件（通过其虚设栅极208）耦合到接地（GND），以实现禁用。这与目标专利中技术特征N的限定完全相同。 |
<<<A>>><<<B>>><<<C>>><<<D>>><<<E>>><<<F>>><<<G>>><<<H>>><<<I>>><<<J>>><<<K>>><<<L>>><<<M>>><<<N>>>