对比文件名称：1999-07-30_None_发明专利_JPH11204767A Semiconductor device
目标专利名称：232共享扩散标准单元架构CN104769718B
模型名称：DeepSeek-R1
根据对目标专利说明书和权利要求书，以及对比文件JPH11204767A的深入分析，现创建特征比对表格如下：
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **特征A**：包括：跨所述单元延伸并且还延伸到所述单元外的N型扩散区域<br>**《未公开》** | 【0004】“半導体基板５６に注入された不純物を拡散させる。この注入・拡散工程により、ＭＯＳトランジスタのソース領域及びドレイン領域となる拡散領域５２が形成される”<br>【0030】“ｐ型ＭＯＳトランジスタ１１...ｎ型ＭＯＳトランジスタ１２...拡散領域２” | 对比文件公开了MOS晶体管的源/漏扩散区域（52，2），其通常形成于有源区（素子領域）内。然而，目标专利的特征A强调N型扩散区域“跨单元延伸并延伸到单元外”，其目的是使扩散区域超出单元边界，从而让位于单元边缘的虚设栅极下方也有扩散，以改善边缘器件的迁移率。对比文件中的扩散区域是构成晶体管有源器件的部分，并未描述其会跨越其所属的“基本セル”或“单元”的边界并向外延伸。两者的作用根本不同：目标专利是为了改善性能的布局设计，对比文件是为了形成晶体管源漏。因此，该特征未被对比文件公开。 |
| **特征B**：跨所述单元延伸并且还延伸到所述单元外的P型扩散区域<br>**《未公开》** | 【0004】“半導体基板５６に注入された不純物を拡散させる。この注入・拡散工程により、ＭＯＳトランジスタのソース領域及びドレイン領域となる拡散領域５２が形成される”<br>【0037】“分岐配線９−１が電気的に接続されるｐ型拡散領域２２−１” | 与特征A同理，对比文件公开了构成PMOS晶体管源漏的P型扩散区域（例如22-1）。但同样地，对比文件未描述该P型扩散区域会跨越其所属单元（基本セル）的边界并向外延伸。目标专利中P型扩散延伸的作用与特征A相同，是为了与N型扩散一同构成跨越边界的扩散区域对，以服务于边缘虚设器件的布局。对比文件中的P型扩散仅作为未使用晶体管的一部分，用于提供电荷泄放路径，作用完全不同。因此，该特征未被对比文件公开。 |
| **特征C**：在每个扩散区域之上的至少一个导电栅极，以创建半导体器件<br>**《隐含公开》** | 【0004】“ゲート絶縁膜５３及び当該ゲート絶縁膜５３の表面上にゲート電極５１（ここでは、ポリシリコンをその材料とする）が...形成される。”<br>【0030】“両トランジスタ群１１，１２はそれぞれゲート電極１、ソース及びドレインをなす拡散領域２を備える” | 对比文件明确公开了在半导体基板（或扩散区域）上形成导电栅极（ゲート電極51，1）以创建MOS晶体管（半导体器件）。虽然目标专利权利要求中强调了“在每个扩散区域之上”，但根据本领域技术人员的常识，MOS晶体管的栅极必然位于沟道区之上，而沟道区位于源漏扩散区域之间，因此可以合理推断导电栅极与扩散区域在空间上相关联。对比文件中的栅极用于形成功能晶体管（使用或未使用），目标专利中的栅极用于创建有效半导体器件，两者作用均为构成晶体管的核心部件，本质相同。因此，该特征被对比文件隐含公开。 |
| **特征D**：虚设栅极对，每个虚设栅极布置在所述N型扩散区域和所述P型扩散区域之上以至少创建虚设器件对，该对虚设栅极布置在所述单元的相对的边缘处<br>**《未公开》** | 无对应内容。 | 目标专利的特征D是核心创新点之一，指在单元相对的两条边缘上专门布置一对“虚设”栅极，它们跨在N型和P型扩散区域上，形成潜在的“虚设器件对”。对比文件全文未提及“虚设栅极”或“ダミーゲート”的概念。其描述的栅极（如1，21）均为构成功能晶体管（无论使用与否）的栅极，这些晶体管位于单元内部，并非专门为了占据单元边缘位置而设置的“虚设”结构。对比文件也未描述在单元的“相对的边缘处”布置一对特定的栅极。因此，该特征未被对比文件公开。 |
| **特征E**：以及至少一个第一导线，所述至少一个第一导线被配置成将所述虚设器件对中的至少一个虚设器件耦合到供电源以禁用所述至少一个虚设器件<br>**《未公开》** | 【0031】“電源用配線８から部分的に延伸される配線により、電源用配線８と両トランジスタ群１１，１２の所定のゲート電極１又は所定の拡散領域２とが電気的に接続される。”<br>【0033】“アルミニウム配線７はその配線途中で２方向へ分岐され、分岐配線９−１又は９−２は未使用トランジスタの拡散領域２２−１又は２２−２にそれぞれ電気的に接続される。” | 对比文件公开了导线（配線7，分岐配線9）将电源线（電源用配線8）或信号线连接到晶体管的栅极或扩散区域。然而，目标专利中“第一导线”的特定作用是**禁用虚设器件**，即通过将虚设器件的栅极连接到电源（如VDD或GND）使其处于恒定关断状态。对比文件中导线连接的目的完全不同：其实施例1中，分岐配線9连接到未使用晶体管的扩散区域，是为了在等离子体蚀刻期间为导线7上的电荷提供泄放到衬底的路径，以保护使用晶体管的栅氧【0036】；其实施例2中，分岐配線19连接到未使用晶体管的栅极，是为了增加连接的总栅极面积以分散电荷，降低天线比【0044】。两者均非为了“禁用”某个器件。因此，该特征未被对比文件公开。 |
| **特征F**：其中所述供电源在所述单元的一侧上<br>**《未公开》** | 【0031】“両トランジスタ群１１，１２の外側エリアには、トランジスタの配列方向ＡＤ１と平行に、アルミニウム等の導電性材料から成る電源用配線８がそれぞれ形成されており” | 对比文件公开了电源配线8沿着晶体管阵列（11, 12）的外侧区域布置。这并未明确揭示或暗示电源位于“单元的一侧上”。目标专利中该特征（结合说明书图2）描述的是“一指单元”的特定电源分布架构，即电源（PWR和GND）仅从单元的一侧（例如左侧）接入，这是其不对称结扎方案（只在有电源的一侧结扎虚设栅极）的前提。对比文件的布局图示（图1）中，电源线8位于整个晶体管阵列区的两侧，无法对应于单个“单元”的某一侧。因此，该特征未被对比文件公开。 |
| **特征G**：其中耦合到所述至少一个第一导线的所述至少一个虚设器件布置在所述单元的仅一个边缘上<br>**《未公开》** | 无对应内容。 | 该特征与特征D、E、F、H紧密关联，是目标专利“一指单元”架构的进一步限定：由于电源在单元一侧（特征F），因此只有该侧的虚设器件被导线结扎（特征E）。对比文件既未公开“虚设器件”，也未公开器件布置在“单元的边缘”，更未公开结扎仅发生在“一个边缘”的布局约束。因此，该特征未被对比文件公开。 |
| **特征H**：并且在所述单元的所述边缘的相对边缘上的至少一个虚设器件不耦合至在所述单元的所述一侧上的所述供电源<br>**《未公开》** | 无对应内容。 | 该特征是目标专利“一指单元”架构的另一面：在电源所在侧的对侧边缘上，虚设器件不被本单元的电源结扎，而是依赖于与相邻单元共享并由相邻单元的结扎导线来禁用的设计（参见说明书图4A）。对比文件完全没有涉及这种单元间共享和协作禁用的概念。因此，该特征未被对比文件公开。 |
| **特征I**：其特征在于，所述至少一个第一导线与所述至少一个虚设器件的虚设栅极以及限定在所述至少一个导电栅极与所述至少一个虚设器件的虚设栅极之间的扩散区域部分接触<br>**《未公开》** | 【0033】“分岐配線９−１又は９−２は未使用トランジスタの拡散領域２２−１又は２２−２にそれぞれ電気的に接続される。”<br>【0041】“分岐配線１９−１又は１９−２は未使用トランジスタ２０のゲート電極２１−１又は２１−２にそれぞれ電気的に接続される。” | 目标专利的特征I描述了导线（栅极结扎214）与虚设栅极（208）以及特定扩散区域部分同时接触的物理结构，其作用是确保结扎连接。对比文件中，分岐配線9与扩散区域22接触，分岐配線19与栅极21接触。但首先，对比文件没有“虚设栅极”；其次，其导线从未被描述为同时接触“栅极”和“扩散区域部分”这两者；最后，其接触的目的（电荷泄放或分散）与目标专利（禁用器件）不同。因此，该特征未被对比文件公开。 |
| **特征J**：其特征在于，所述至少一个导电栅极包括在每个扩散区域之上的多个导电栅极<br>**《直接公开》** | 【0030】“ｐ型ＭＯＳトランジスタ１１...ｎ型ＭＯＳトランジスタ１２...両トランジスタ群１１，１２はそれぞれゲート電極１...” （结合图1可见多个栅极电极1） | 对比文件图1明确显示，在p型和n型晶体管阵列区域（AR1, AR2）内，存在多个平行的栅极电极1（例如1-1, 1-2）。这些栅极电极位于扩散区域2之上，用于形成多个MOS晶体管。这直接公开了“在每个扩散区域之上的多个导电栅极”。目标专利中该特征的作用是构成单元内的多个有效晶体管，对比文件中多个栅极的作用也是构成晶体管阵列，作用相同。因此，该特征被对比文件直接公开。 |
| **特征K**：并且所述单元进一步包括布置在所述多个导电栅极之间的输出接头<br>**《未公开》** | 无对应内容。 | 目标专利中的“输出接头”（输出接头204，304）是单元内部连接晶体管与单元输出端（如通过金属导线）的特定结构。对比文件中没有提及任何类似“出力タブ”或专门用于输出的接头结构。其描述的配线（7，9，19，30等）主要用于栅极连接、电荷泄放或信号互联，并非专指布置在多个栅极之间的输出接头。因此，该特征未被对比文件公开。 |
| **特征L**：其特征在于，每个虚设栅极包括经切割的虚设栅极对，每个经切割的虚设栅极或是与所述P型扩散区域相关联或是与所述N型扩散区域相关联<br>**《未公开》** | 无对应内容。 | 该特征描述了虚设栅极的具体结构，即一个虚设栅极被“切割”成两段，分别与P型和N型扩散区域关联。这是目标专利中为实现有效结扎而采用的具体布局手段（参见说明书多晶线切割掩模212）。对比文件完全没有涉及“虚设栅极”，更没有“经切割的虚设栅极对”的概念。因此，该特征未被对比文件公开。 |
| **特征M**：其特征在于，每个经切割的虚设栅极形成P型虚设器件或N型虚设器件的一部分<br>**《未公开》** | 无对应内容。 | 该特征是特征L的自然延伸和解释。既然对比文件未公开“经切割的虚设栅极对”，自然也未曾公开由它们形成的P型或N型虚设器件。因此，该特征未被对比文件公开。 |
| **特征N**：其特征在于，进一步包括至少一个第二导线，所述至少一个第二导线被配置将所述虚设器件对中的至少一个虚设器件耦合到接地，以禁用所述至少一个虚设器件<br>**《未公开》** | 【0031】“電源用配線８から部分的に延伸される配線により、電源用配線８と両トランジスタ群１１，１２の所定のゲート電極１又は所定の拡散領域２とが電気的に接続される。” （电源线8可能包含VDD和GND） | 对比文件公开了连接到电源线8的导线，电源线8可能包含接地。然而，如特征E所述，对比文件中导线连接的目的并非“禁用虚设器件”。目标专利中的第二导线（与第一导线配合）是为了将虚设栅极的PMOS部分连接到VDD、NMOS部分连接到GND，从而确保虚设晶体管完全关断。对比文件中没有这种为了禁用特定器件而进行的电源/接地连接设计。因此，该特征未被对比文件公开。 |
<<<j>>><<<c>>>