对比文件名称：2007-11-28_EP1859373A_发明公开_EP1859373A2 METHOD FOR OPTIMIZING TRANSISTOR PERFORMANCE IN INTEGRATED CIRCUITS BY DIFFUSION SHARING ACROSS CELL BOUNDARIES
目标专利名称：232共享扩散标准单元架构CN104769718B
本次调用的模型名称：DeepSeek最新版本模型
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括跨所述单元延伸并且还延伸到所述单元外的N型扩散区域 | 对比文件[p0005]段：“The active areas or components of the logic cell include negative-channel diffusion 24, ...”。[p0010]段：“... joining the respective active regions associated with each corresponding connection of each cell with an additional diffusion area across the boundary between the cells forming the connected diffusion of the two adjacent cells.” | **隐含公开**。对比文件明确公开了逻辑单元包含负沟道（N型）扩散区域（negative-channel diffusion 24）。为了在相邻单元间形成连接的扩散（connected diffusion），如[p0010]所述，需要提供跨单元边界的附加扩散区域。本领域技术人员可以理解，为了实现跨边界的连接，所述N型扩散区域必然需要“延伸到所述单元外”，至少延伸到单元边界处，以便与相邻单元的对应扩散区域相连。因此，对比文件隐含公开了“跨单元延伸并且还延伸到所述单元外的N型扩散区域”。 |
| **技术特征B**：跨所述单元延伸并且还延伸到所述单元外的P型扩散区域 | 对比文件[p0005]段：“The active areas or components of the logic cell include ... positive-channel diffusion 26, ...”。[p0010]段：“... joining the respective active regions associated with each corresponding connection of each cell with an additional diffusion area across the boundary between the cells forming the connected diffusion of the two adjacent cells.” | **隐含公开**。对比文件明确公开了逻辑单元包含正沟道（P型）扩散区域（positive-channel diffusion 26）。与特征A同理，为了实现如[p0010]所述的跨单元边界连接扩散区域的方法，所述P型扩散区域也必须跨单元延伸并至少延伸到边界处，以便在相邻单元具有相同电源连接时能够连接。因此，对比文件隐含公开了“跨单元延伸并且还延伸到所述单元外的P型扩散区域”。 |
| **技术特征C**：在每个扩散区域之上的至少一个导电栅极，以创建半导体器件 | 对比文件[p0005]段：“The active areas or components of the logic cell include ... gate 34 layers.”，以及“... to form simple logic (NMOS and PMOS) gates ...”。图1显示了栅极（gate）34横跨在负沟道扩散24和正沟道扩散26之上。 | **直接公开**。对比文件明确公开了逻辑单元的有源区域包括栅极层（gate layers），并且这些栅极与扩散区域（24, 26）共同形成NMOS和PMOS逻辑门（即半导体器件）。图1的布局图也清晰地显示了栅极34布置在两种扩散区域之上。因此，本领域技术人员能够毫无疑义地得出，对比文件公开了“在每个扩散区域之上的至少一个导电栅极，以创建半导体器件”。 |
| **技术特征D**：虚设栅极对，每个虚设栅极布置在所述N型扩散区域和所述P型扩散区域之上以至少创建虚设器件对，该对虚设栅极布置在所述单元的相对的边缘处 | 对比文件[p0005]段描述了常规单元布局，其中“A conventional cell includes non-active areas 36, for example STI regions, surrounding active areas or regions 24,26,34 within each cell.” 以及“The STI regions forming cell boundaries straddle the border of two adjacent cells.” 图1显示了单元边界处存在隔离区域（STI）。 | **未公开**。对比文件主要描述的是通过在相邻单元间共享/连接扩散区域来优化性能，其关注点是有源器件（形成逻辑功能的晶体管）。虽然图1的常规布局中在单元边界处有隔离区（STI），但这些是“非有源区域”（non-active areas），其目的是隔离而非形成器件。目标专利中明确限定了“虚设栅极”是布置在扩散区域之上以“创建虚设器件对”，并且这些虚设栅极本身是导电的，只是被禁用。对比文件没有公开在单元相对边缘处专门设置一对布置在两种扩散区域之上、旨在形成器件但随后被禁用的“虚设栅极”。对比文件中的栅极均被视为形成有源逻辑器件的部分。因此，该特征未被公开。 |
| **技术特征E**：以及至少一个第一导线，所述至少一个第一导线被配置成将所述虚设器件对中的至少一个虚设器件耦合到供电源以禁用所述至少一个虚设器件 | 对比文件[p0005]段：“The supply nets 20,18 are supply connections between positive-channel 26 and negative-channel diffusion 24 and respective power rails 14,16 (VDD,VSS) .” | **未公开**。对比文件公开了电源网络（supply nets）18, 20，它们用于连接扩散区域和电源轨（VDD, VSS），其功能是为有源器件提供电源或地连接，以实现正常的逻辑功能。目标专利中“第一导线”的特定功能是“将虚设器件耦合到供电源以禁用所述虚设器件”，这是一种特定的电路结扎（tie-off）设计，目的是使可能形成的边缘器件失效。对比文件中的电源网络并不服务于“禁用虚设器件”这一目的，也没有任何内容提及或暗示这种配置。因此，该特征未被公开。 |
| **技术特征F**：其中所述供电源在所述单元的一侧上 | 对比文件附图1显示，电源轨（VDD 14和VSS 16）位于单元行的上下两侧，每个单元可以从两侧的电源轨获取电源。 | **未公开**。对比文件的布局（如图1）明确显示了供电的电源轨（VDD和VSS）位于单元行的相对两侧（例如顶部和底部），这意味着对于一个位于行中的单元，供电源（VDD和VSS）存在于其两侧。目标专利特征F明确限定“供电源在所述单元的一侧上”，这是其“不对称”单元架构（如一指单元）的基础，以实现仅在单元一侧对虚设栅极进行结扎。对比文件的配置与此不同，因此该特征未被公开。 |
| **技术特征G**：其中耦合到所述至少一个第一导线的所述至少一个虚设器件布置在所述单元的仅一个边缘上 | 该特征依赖于特征D和E的成立。由于对比文件未公开目标专利所定义的“虚设栅极对”（特征D）以及用于禁用它们的“第一导线”（特征E），因此无法得出虚设器件及其耦合关系。对比文件附图1中，与电源网络连接的扩散区域可以出现在单元的不同边缘（参见[p0020]：“each cell may have at least one positive net and/or at least one negative net along an edge”），但这不是针对“虚设器件”的布置。 | **未公开**。该特征限定了被禁用的虚设器件仅布置在单元的一个边缘上。这完全建立在目标专利特定的虚设器件架构及其结扎方法之上。对比文件既未公开“虚设器件”，也未公开为禁用它们而进行的特定边缘耦合。因此，该特征未被公开。 |
| **技术特征H**：并且在所述单元的所述边缘的相对边缘上的至少一个虚设器件不耦合至在所述单元的所述一侧上的所述供电源。 | 该特征同样完全依赖于目标专利特有的架构（特征D, E, F, G），描述了一侧虚设器件被结扎而另一侧虚设器件不被结扎的状态。 | **未公开**。对比文件没有公开任何关于“虚设器件”不被耦合到电源的教导或暗示。其电源网络连接是为有源器件供电，而非用于管理虚设器件的启用/禁用状态。因此，该特征未被公开。 |
| **技术特征I**：其特征在于，所述至少一个第一导线与所述至少一个虚设器件的虚设栅极以及限定在所述至少一个导电栅极与所述至少一个虚设器件的虚设栅极之间的扩散区域部分接触。 | 对比文件未描述任何导线与栅极及特定扩散区域部分同时接触的结构。 | **未公开**。这是目标专利中一个非常具体的物理连接结构，涉及导线同时接触虚设栅极和一段特定的扩散区域（位于有效栅极和虚设栅极之间）。对比文件完全没有提及这样的结构。因此，该特征未被公开。 |
| **技术特征J**：其特征在于，所述至少一个导电栅极包括在每个扩散区域之上的多个导电栅极 | 对比文件图1清晰地显示，在每个扩散区域（24, 26）之上布置有多个栅极（34）。例如，单元31（NAND）和32（NOR）中均可见多个栅极结构。 | **直接公开**。对比文件的附图1是标准单元布局的示意图，其中明确显示了在每个扩散区域（无论是N型还是P型）之上存在多个平行的栅极（gate）结构，这些栅极与扩散区域交叉形成多个晶体管。本领域技术人员观察该图可以毫无疑义地得出“在每个扩散区域之上有多个导电栅极”的结论。因此，该特征被直接公开。 |
| **技术特征K**：并且所述单元进一步包括布置在所述多个导电栅极之间的输出接头。 | 对比文件全文及附图均未提及“输出接头（tab）”这一结构或功能部件。 | **未公开**。对比文件描述了单元内部的互连（vias and metal layer）以形成逻辑功能，但并未具体公开“输出接头”这一位于多个栅极之间的特定布局特征。因此，该特征未被公开。 |
| **技术特征L**：其特征在于，每个虚设栅极包括经切割的虚设栅极对，每个经切割的虚设栅极或是与所述P型扩散区域相关联或是与所述N型扩散区域相关联。 | 对比文件未提及“虚设栅极”，更未提及“经切割的虚设栅极对”。目标专利中的“经切割”源于其说明书中的“多晶线切割掩模”（图2中的212），用于将跨越P型和N型扩散的连续栅极切割成分别关联的部分。 | **未公开**。该特征是目标专利中虚设栅极结构的具体实施方式。对比文件完全没有涉及任何关于栅极被切割以及分别与P型或N型扩散区域相关联的教导。因此，该特征未被公开。 |
| **技术特征M**：其特征在于，每个经切割的虚设栅极形成P型虚设器件或N型虚设器件的一部分。 | 该特征与特征L紧密相关，是对“经切割的虚设栅极”功能的进一步限定。 | **未公开**。由于对比文件未公开“经切割的虚设栅极”（特征L），因此自然也谈不上其形成P型或N型虚设器件的一部分。该特征未被公开。 |
| **技术特征N**：其特征在于，进一步包括至少一个第二导线，所述至少一个第二导线被配置将所述虚设器件对中的至少一个虚设器件耦合到接地，以禁用所述至少一个虚设器件。 | 对比文件[p0005]段提到了电源网络连接至VSS（接地）轨。但如特征E所述，这些连接是为有源器件供电，并非用于禁用虚设器件。 | **未公开**。该特征本质上是特征E的延伸，指定了耦合到接地的“第二导线”同样用于禁用虚设器件。由于对比文件未公开任何为了“禁用虚设器件”而将其耦合到电源或地的导线配置（特征E），因此该特征也未被公开。 |
### 直接公开判断结论
根据上述分析，对比文件直接公开了技术特征C和技术特征J。
### 隐含公开判断结论
根据上述分析，对比文件隐含公开了技术特征A和技术特征B。
<<<C>>><<<J>>><<<a>>><<<b>>>