对比文件名称：2011-04-05_US7919792B_发明授权_US07919792B2 Standard cell architecture and methods with variable design rules
目标专利名称：CN104769718B 共享扩散标准单元架构
模型名称：DeepSeek-R1
| 技术特征描述及公开性判断 | 对比文件原文引用 | 公开性论述 |
| A: 跨所述单元延伸并且还延伸到所述单元外的N型扩散区域《未公开》 | 图7及对应描述显示N型扩散区域101。说明书[0050]段提到“diffusions 91 and 101 are P type diffusions for the P MOS transistors and N type diffusions for the N MOS transistors”。 | 对比文件图7和说明文字确实公开了N型扩散区域101，并且从图示可以看出该扩散区域在单元71/73内横向延伸。然而，对比文件的文字描述和图示均未明确提及或显示该N型扩散区域“延伸到所述单元外”。其扩散区域被描绘在单元边界内。因此，该特征未被对比文件直接或隐含公开。 |
| B: 跨所述单元延伸并且还延伸到所述单元外的P型扩散区域《未公开》 | 图7及对应描述显示P型扩散区域91。说明书[0050]段提到“diffusions 91 and 101 are P type diffusions for the P MOS transistors and N type diffusions for the N MOS transistors”。 | 对比文件图7和说明文字确实公开了P型扩散区域91，并且从图示可以看出该扩散区域在单元71/73内横向延伸。然而，对比文件的文字描述和图示均未明确提及或显示该P型扩散区域“延伸到所述单元外”。其扩散区域被描绘在单元边界内。因此，该特征未被对比文件直接或隐含公开。 |
| C: 在每个扩散区域之上的至少一个导电栅极，以创建半导体器件《直接公开》 | 说明书[0051]段：“Polysilicon gates 103 and 105 extend over the active areas and form the P type transistors P1 and P2 and the N type transistors N1 and N in the corresponding active areas 91, for P type, and 101, for N type.” | 对比文件明确公开了在多晶硅栅极（导电栅极）103和105分别在P型扩散区域91和N型扩散区域101之上，并且这些栅极与扩散区域形成晶体管（即半导体器件）。这完全对应于目标专利特征C的技术方案。因此，该特征被对比文件直接公开。 |
| D: 虚设栅极对，每个虚设栅极布置在所述N型扩散区域和所述P型扩散区域之上以至少创建虚设器件对，该对虚设栅极布置在所述单元的相对的边缘处《未公开》 | 说明书[0051]段：“In the embodiment of the invention of FIG. 7, the dummy polysilicon conductors such as are placed at the cell boundaries. Cell boundary 97, for example, has dummy polysilicon conductor running along it.” | 对比文件确实公开了在单元边界（例如边界97）处存在“dummy polysilicon conductors”（虚设多晶硅导体）。然而，这些虚设导体被描述为沿着单元边界放置。目标专利的特征D要求“每个虚设栅极布置在所述N型扩散区域和所述P型扩散区域之上以至少创建虚设器件对”。在对比文件图7中，位于单元边界97的虚设多晶硅导体并未被描述为布置在P型和N型扩散区域之上，图示也显示它与扩散区域91和101可能存在重叠（形成潜在MOS结构），但对比文件并未将其定义为“虚设器件对”，也未强调其与两种扩散区域的交叉以创建器件。更重要的是，特征D要求“该对虚设栅极布置在所述单元的相对的边缘处”。对比文件虽然可能在相对边缘都有虚设导体，但并未明确描述为一对具有特定功能（创建虚设器件对）并布置在相对边缘的虚设栅极。对比文件的虚设导体主要用于定义边界和/或互连，作用不同。因此，该特征未被直接或隐含公开。 |
| E: 以及至少一个第一导线，所述至少一个第一导线被配置成将所述虚设器件对中的至少一个虚设器件耦合到供电源以禁用所述至少一个虚设器件《未公开》 | 说明书[0053]段：“The source of transistor N2 is coupled to the Y output by metal 1 portion 93. This metal 1 portion overlies a part of the dummy polysilicon portion that forms the cell boundary...” | 对比文件公开了金属1（导线）93与形成单元边界的虚设多晶硅部分重叠（overlies）。然而，对比文件完全没有描述该导线93（或任何其他导线）被配置为将虚设器件“耦合到供电源以禁用”该虚设器件。导线93的功能是将晶体管N2的源极连接到输出Y，其与虚设多晶硅的重叠是出于布线考虑（利用可变间距规则），而非为了禁用虚设器件。目标专利中“禁用虚设器件”是核心发明点之一，对比文件未公开此目的或配置。因此，该特征未被直接或隐含公开。 |
| F: 其中所述供电源在所述单元的一侧上《未公开》 | 说明书[0052]段：“contact 73 couples them to a metal 1 end cap material that is coupled to Vdd.” 以及[0054]段：“The drain region of transistor N1 is then coupled, by a metal 1 portion 107 to a metal 1 buss 83, which will be coupled to a voltage supply Vss, or ground.” | 对比文件提到了电源Vdd和地Vss通过金属1总线（如端帽材料和总线83）连接到单元内的器件。从图7看，Vdd连接似乎位于单元顶部，Vss位于单元底部。这可以理解为电源分布在单元的相对两侧（顶部和底部），而非目标专利特征F所限定的“在所述单元的一侧上”。目标专利的“一侧”是其不对称供电架构的关键，对比文件未公开此特定布局。因此，该特征未被直接或隐含公开。 |
| G: 其中耦合到所述至少一个第一导线的所述至少一个虚设器件布置在所述单元的仅一个边缘上《未公开》 | 未找到对应描述。 | 该特征依赖于特征E（导线耦合以禁用虚设器件）和特征F（电源在一侧）的成立。由于对比文件既未公开为禁用目的而将导线耦合到虚设器件，也未明确示出电源仅在一侧，因此无法得出虚设器件仅布置在一个边缘上并被特定导线耦合的配置。该特征未被公开。 |
| H: 并且在所述单元的所述边缘的相对边缘上的至少一个虚设器件不耦合至在所述单元的所述一侧上的所述供电源《未公开》 | 未找到对应描述。 | 该特征进一步限定了相对边缘上的虚设器件与电源的隔离关系，其前提是特征E、F、G所描述的架构。由于对比文件未公开该架构，因此该特征也未被公开。 |
| I: 其特征在于，所述至少一个第一导线与所述至少一个虚设器件的虚设栅极以及限定在所述至少一个导电栅极与所述至少一个虚设器件的虚设栅极之间的扩散区域部分接触《未公开》 | 说明书[0053]段：“This metal 1 portion overlies a part of the dummy polysilicon portion that forms the cell boundary...” | 对比文件公开了金属1部分93覆盖（overlies）了形成单元边界的虚设多晶硅部分。这可以解释为导线与虚设栅极（多晶硅）接触或重叠。然而，目标专利特征I要求导线同时与“虚设栅极以及限定在所述至少一个导电栅极与所述至少一个虚设器件的虚设栅极之间的扩散区域部分接触”。这是一个非常具体且限定性的物理连接结构。对比文件仅提及导线覆盖虚设多晶硅，并未描述或暗示该导线还与两者之间的扩散区域部分接触。因此，该特征未被直接或隐含公开。 |
| J: 其特征在于，所述至少一个导电栅极包括在每个扩散区域之上的多个导电栅极《直接公开》 | 图7显示在P型扩散区域91之上有多个多晶硅栅极（例如用于P1, P2），在N型扩散区域101之上也有多个多晶硅栅极（例如用于N1, N2）。说明书[0051]段也提及了多个栅极103和105。 | 对比文件图7清晰显示，在P型扩散区域91和N型扩散区域101之上，分别存在多个多晶硅栅极（导电栅极），用于形成多个晶体管（P1, P2, N1, N2）。这直接对应于目标专利特征J的“多个导电栅极”。因此，该特征被直接公开。 |
| K: 并且所述单元进一步包括布置在所述多个导电栅极之间的输出接头《未公开》 | 说明书[0053]段：“The source of transistor N2 is coupled to the Y output by metal 1 portion 93.” | 对比文件公开了输出Y及其金属连接93。然而，“输出接头（output tab）”在目标专利说明书（例如[0020]段，图2中的204）中是一个具有特定含义和图示的术语，指代一种特定的导电结构或接触区域。对比文件没有使用“tab”这个术语来描述输出连接，也没有公开如图2中204所示的、明确布置在多个栅极之间的特定“输出接头”结构。因此，该特征未被直接或隐含公开。 |
| L: 其特征在于，每个虚设栅极包括经切割的虚设栅极对，每个经切割的虚设栅极或是与所述P型扩散区域相关联或是与所述N型扩散区域相关联《未公开》 | 未找到对应描述。 | 对比文件提到了“dummy polysilicon conductors”，但没有提及这些虚设栅极是“经切割的（cut）”，也没有描述它们被分离成分别与P型或N型扩散区域相关联的“对”。目标专利的特征L涉及一种具体的虚设栅极结构（经切割的成对），这在对比文件中完全没有被公开或暗示。 |
| M: 其特征在于，每个经切割的虚设栅极形成P型虚设器件或N型虚设器件的一部分《未公开》 | 未找到对应描述。 | 该特征是对特征L中“经切割的虚设栅极对”的进一步限定。由于对比文件未公开经切割的虚设栅极对，因此自然也未能公开每个切割部分形成P型或N型虚设器件。 |
| N: 其特征在于，进一步包括至少一个第二导线，所述至少一个第二导线被配置将所述虚设器件对中的至少一个虚设器件耦合到接地，以禁用所述至少一个虚设器件《未公开》 | 未找到对应描述。 | 该特征与特征E类似，但指定了耦合到接地（GND）以禁用虚设器件。如对特征E的论述，对比文件完全没有公开任何为了禁用虚设器件而将其耦合到电源或接地的导线配置。因此，该特征未被公开。 |
<<<C>>><<<J>>>