**对比文件名称**：2011-10-18_US8039874B_发明授权_US08039874B2 Semiconductor integrated circuit
**目标专利名称**：232共享扩散标准单元架构CN104769718B
**本次调用的模型名称**：深度思考与严谨比对模型
### **特征比对表格**
| 技术特征描述及公开性判断 | 对比文件原文引用 | 公开性论述 |
| **A：包括：跨所述单元延伸并且还延伸到所述单元外的N型扩散区域** | 图1、3、5及说明书[0031]段：“...the N-type diffusion layer 103 is formed ... at least formed from one cell boundary 108 to the other cell boundary 108 without isolation. ... The N-type diffusion layers 103 of neighboring standard cells are integrally formed by combining a plurality of standard cells.” | **《直接公开》**。对比文件明确公开了N型扩散层（103）从一个单元边界延伸到另一个单元边界，并且相邻单元的N型扩散层是“整体形成（integrally formed）”的。这意味着N型扩散层必然延伸超出单个单元的边界，以实现相邻单元之间的连续连接。该特征在对比文件中的作用是为了获得足够的扩散长度（LOD）以减少器件性能波动，而在目标专利中是为了改善扩散边缘处器件的性能（迁移率）。虽然具体目的略有不同，但“扩散区域跨单元延伸并延伸到单元外”这一技术手段本身已被对比文件明确公开，且本领域技术人员能够毫无疑义地得出。 |
| **B：跨所述单元延伸并且还延伸到所述单元外的P型扩散区域** | 图1、3、5及说明书[0035]段：“...the P-type diffusion layer 104 is formed ... at least formed from one cell boundary 108 to the other cell boundary 108 without isolation. ... The P-type diffusion layers 104 of neighboring standard cells are integrally formed by combining a plurality of standard cells.” | **《直接公开》**。对比文件明确公开了P型扩散层（104）从一个单元边界延伸到另一个单元边界，并且相邻单元的P型扩散层是“整体形成”的。这意味着P型扩散层必然延伸超出单个单元的边界。该特征在对比文件中的作用与N型扩散层类似，是为了获得足够的LOD。该技术特征与目标专利的特征B完全相同，已被直接公开。 |
| **C：在每个扩散区域之上的至少一个导电栅极，以创建半导体器件** | 图1、3及说明书[0032]、[0036]段：“...two lines of the polysilicon layers 105 are formed ... Each gate electrode of two N-channel MOSFETs N1 and N2 is composed of the polysilicon layer 105.”； “...two lines of the polysilicon layers 105 are formed ... Each gate electrode of two P-channel MOSFETs P1 and P2 is composed of the polysilicon layer 105.” | **《直接公开》**。对比文件在多处（例如图1、3及其描述）明确公开了在多晶硅层（105，作为导电栅极）中形成栅电极，这些栅电极位于N型和P型扩散层之上，从而形成了N沟道和P沟道MOSFET（即半导体器件）。该特征在对比文件中用于构成标准单元中的有效晶体管，与目标专利中“创建半导体器件”的作用相同。因此，该技术特征被直接公开。 |
| **D：虚设栅极对，每个虚设栅极布置在所述N型扩散区域和所述P型扩散区域之上以至少创建虚设器件对，该对虚设栅极布置在所述单元的相对的边缘处** | 图6、8及说明书[0057]段：“...the P-channel MOSFET P8 and N-channel MOSFET N8 are dummy MOSFETs.”； 说明书[0059]段：“In addition, one or more standard cells composed of only two dummy MOSFETs shown in FIG. 8 may be positioned at one end or both ends of all of the arranged standard cells.” | **《隐含公开》**。对比文件图6和8公开了包含“虚设MOSFET（dummy MOSFET）”的标准单元（如单元4）。说明书[0059]段提到，仅由两个虚设MOSFET组成的标准单元（如图8）可以放置在所有排列单元的一端或两端。虽然对比文件没有明确说明每个虚设栅极同时布置在N型和P型扩散层之上（图6中的虚设MOSFET P8和N8的栅极似乎是分离的），但根据标准单元的常规布局和图示，虚设MOSFET的栅极（多晶硅线）必然位于其对应的扩散区域（P型或N型）之上。此外，将虚设单元/器件放置在排列的“两端（both ends）”这一教导，隐含了在单个单元的相对边缘处可能存在虚设器件对，以在整体布局中实现边缘器件的性能一致性。因此，本领域技术人员结合对比文件公开的“虚设MOSFET”和将其置于布局两端的教导，能够合理推断出在单个单元的相对边缘布置虚设栅极对以创建虚设器件对的技术方案。 |
| **E：以及至少一个第一导线，所述至少一个第一导线被配置成将所述虚设器件对中的至少一个虚设器件耦合到供电源以禁用所述至少一个虚设器件** | 图6及说明书[0057]段：“By using dummy MOSFETs, the P-type diffusion layer 104 can be connected to the power source wire 102 and the N-type diffusion layer 103 can be connected to the grounding wire 101 at each cell boundary 108.” | **《隐含公开》**。对比文件图6和相应描述明确指出，使用虚设MOSFET（P8, N8）是为了使P型和N型扩散层能够在单元边界处连接到电源线（102）和地线（101）。这意味着必然存在导线（如通过接触孔106）将虚设MOSFET的源/漏区连接到电源或地。虽然对比文件没有明确使用“禁用（disable）”一词来描述这一连接的目的，但从电路功能上看，将MOSFET的源极和/或漏极固定连接到电源或地电位，实质上会使其无法作为信号开关器件工作，即处于“被禁用”的状态。因此，本领域技术人员能够从“为了连接扩散层而使用虚设MOSFET并将其源/漏连接到固定电位”这一公开内容中，合理推断出存在导线被配置为将虚设器件耦合到电源以使其失效（禁用）的技术方案。 |
| **F：其中所述供电源在所述单元的一侧上** | 图1及说明书[0030]段：“...the grounding wire 101 is arranged at the bottom of FIG. 1. On the other hand, the power source wire 102 is arranged at the top of FIG. 1.” | **未公开**。对比文件明确示出并描述了电源线（VDD/102）和地线（GND/101）分别位于标准单元的顶部和底部（即两侧），而非仅在“一侧”。目标专利特征F限定了供电（电源）仅在单元的一侧，这是其“不对称”单元架构（如一指单元）的关键特征，用于实现单侧结扎。对比文件的布局与此不同，未公开此特征。 |
| **G：其中耦合到所述至少一个第一导线的所述至少一个虚设器件布置在所述单元的仅一个边缘上** | 无对应公开内容。 | **未公开**。该特征与特征F、H紧密关联，描述了在单元“仅一个边缘”上存在被结扎（耦合到电源）的虚设器件。对比文件既未公开电源仅在单元一侧（特征F），也未公开虚设器件在单元边缘的特定布置方式（特征D仅为隐含公开边缘布置的可能性）。特别是，对比文件图6中的虚设MOSFET（P8， N8）并未被描述为专门布置在单元的某个“边缘”，更未限定只有一侧边缘的虚设器件被连接。因此，该特征未被公开。 |
| **H：并且在所述单元的所述边缘的相对边缘上的至少一个虚设器件不耦合至在所述单元的所述一侧上的所述供电源。** | 无对应公开内容。 | **未公开**。该特征进一步限定了在相对边缘上的虚设器件不被该侧电源结扎，这同样是目标专利不对称单元架构的具体限定。对比文件完全没有涉及单元不同边缘上虚设器件与电源连接关系的差异性描述。因此，该特征未被公开。 |
| **I：其特征在于，所述至少一个第一导线与所述至少一个虚设器件的虚设栅极以及限定在所述至少一个导电栅极与所述至少一个虚设器件的虚设栅极之间的扩散区域部分接触。** | 无对应公开内容。 | **未公开**。目标专利该特征描述了导线与虚设栅极及两者之间扩散区域的特定接触结构（参见图2的栅极结扎214）。对比文件虽然公开了导线（金属线107）通过接触孔（106）与扩散层连接，以及多晶硅栅极（105）的存在，但完全没有描述导线同时与虚设栅极及特定扩散区域部分接触的特定布局结构。该特征是目标专利中实现虚设器件特定连接和截止的具体手段，对比文件未公开。 |
| **J：其特征在于，所述至少一个导电栅极包括在每个扩散区域之上的多个导电栅极** | 图3、4及说明书[0044]段：“...four lines of the polysilicon layers are formed among five N-type diffusion layers 103 and five P-type diffusion layers 104 in the standard cell 2.” | **《直接公开》**。对比文件图3、4及其描述明确公开了标准单元2中，在多个N型和P型扩散层之上形成了“四行（four lines）”多晶硅层（即导电栅极）。这直接对应于“在每个扩散区域之上的多个导电栅极”。该特征在对比文件中用于构建更复杂的逻辑电路（如NAND门），与目标专利中可能用于增加驱动能力等作用类似。因此，该技术特征被直接公开。 |
| **K：并且所述单元进一步包括布置在所述多个导电栅极之间的输出接头。** | 图1、3等图中显示了输出信号路径（如“OUT”），但未明确描述“输出接头（output tab）”这一特定布局结构。说明书[0042]段提到了输出端子（output terminal）。 | **未公开**。目标专利中的“输出接头”（参见图2的204）是一个具体的布局特征，指布置在多个栅极之间的特定导电结构。对比文件确实公开了标准单元有输出端子/信号（如“OUT”），并通过金属线（107）和接触孔（106）实现连接，但并未具体描述或示出该输出连接结构是“布置在多个导电栅极之间”的特定“接头”形式。本领域技术人员不能从对比文件中毫无疑义地得出或必然推理出该特定布局结构。因此，该特征未被公开。 |
| **L：其特征在于，每个虚设栅极包括经切割的虚设栅极对，每个经切割的虚设栅极或是与所述P型扩散区域相关联或是与所述N型扩散区域相关联。** | 无对应公开内容。 | **未公开**。目标专利该特征描述了虚设栅极被“切割”（如通过切割掩模212）成分别与P型或N型扩散区域相关联的部分（参见图2和说明书[0024]段）。对比文件图6和8中的虚设MOSFET（P8， N8）虽然分别与P型和N型扩散层关联，但其栅极（多晶硅线105）在图中显示似乎是连续的，或至少未提及或示出“经切割的虚设栅极对”这一特定结构。该特征是目标专利中实现单侧电源对PMOS和NMOS部分分别结扎的关键，对比文件未公开。 |
| **M：其特征在于，每个经切割的虚设栅极形成P型虚设器件或N型虚设器件的一部分。** | 无对应公开内容。 | **未公开**。该特征是特征L的必然延伸，描述了经切割后的虚设栅极部分构成P型或N型虚设器件。由于对比文件未公开“经切割的虚设栅极”这一前提特征，因此该特征也未被公开。 |
| **N：其特征在于，进一步包括至少一个第二导线，所述至少一个第二导线被配置将所述虚设器件对中的至少一个虚设器件耦合到接地，以禁用所述至少一个虚设器件。** | 图6及说明书[0057]段（同上E特征引用）：“By using dummy MOSFETs, the P-type diffusion layer 104 can be connected to the power source wire 102 and the N-type diffusion layer 103 can be connected to the grounding wire 101 at each cell boundary 108.” | **《隐含公开》**。理由同特征E。对比文件明确指出，使用虚设MOSFET的目的是使N型扩散层能在单元边界连接到地线（101， grounding wire）。这必然意味着存在导线（第二导线）将N型虚设MOSFET（如图6的N8）的源/漏区耦合到接地。虽然目的描述为连接扩散层而非明确“禁用”，但该连接在客观上使得该虚设MOSFET被固定在地电位而无法作为开关工作，即被禁用。因此，本领域技术人员能够合理推断出存在被配置为将（至少一个）虚设器件耦合到接地以禁用它（们）的导线。 |
<<<A>>><<<B>>><<<C>>><<<J>>><<<d>>><<<e>>><<<n>>>