本次调用的模型名称：专利创造性评估专家模型。
**对比文件名称**：US2009225525A1_Description_20260309_2155
**目标专利名称**：271三维(3D)集成电路(IC)(3DIC)中的可调谐共用器以及相关组件和方法CN105191123B
**特征比对表格**
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **特征A：包括：包括至少一个电感器的第一层级** <br>**《直接公开》** | 第[0040]段：“The inductors (L) 10 embedded in the board are formed in a part of the core substrate 13 of the package 2.” <br>第[0055]段：“An embedded inductor (L) 10 shown in FIG. 4A includes a conductor (con.) 32 composed of through-hole copper and a core 30 composed of a cylindrical ferrite body surrounding the conductor 32.” <br>图1、4A-4C：展示了嵌入在基板（核心基板13）中的电感器10。 | 目标专利的“第一层级”是3DIC的一个层级，其中包含至少一个电感器。对比文件明确公开了在封装（package 2）的核心基板（core substrate 13）中嵌入的电感器10（图1、4A-4C及相应文字描述），该核心基板构成了一个层级。该电感器在对比文件中用于构成电源平滑电路的一部分（图2）。虽然目标专利的电感器用于形成共用器，而对比文件的电感器用于电源电路，但“包括至少一个电感器的层级”这一结构性特征已被对比文件明确、无歧义地公开。因此，本领域技术人员能毫无疑义地从对比文件得出该技术特征。 |
| **特征B：，其中所述至少一个电感器包括穿基板通孔电感器** <br>**《直接公开》** | 第[0055]段：“An embedded inductor (L) 10 shown in FIG. 4A includes a conductor (con.) 32 composed of through-hole copper and a core 30 composed of a cylindrical ferrite body surrounding the conductor 32.” <br>第[0071]段：“...a thin copper film is then formed on the surface of the ferrite (i.e., on the inner peripheral surface of the through-hole 31) by chemical copper plating (i.e., electroless copper plating). Subsequently, a copper film having a thickness of about 20 μm is formed by copper pyrophosphate plating (i.e., electrolytic copper plating) to form a conductor 32...” | 目标专利的“穿基板通孔电感器”指的是穿过基板形成的通孔结构的电感器。对比文件详细描述了电感器10的结构：在磁性体（铁氧体）30上形成贯穿其轴向的通孔31，并在该通孔的内表面（内周面）通过化学镀铜和电解镀铜形成导体32（第[0071]段）。该导体32由通孔铜（through-hole copper）构成（第[0055]段），且该电感器被嵌入在基板（核心基板13）的贯穿孔27中（图4A，第[0056]段）。这明确公开了一种“穿基板通孔”结构的电感器。虽然对比文件未明确使用“穿基板通孔电感器”这一术语，但其描述的结构特征与本领域技术人员所理解的“穿基板通孔电感器”实质相同。因此，该技术特征被直接公开。 |
| **特征C：包括耦合到所述至少一个电感器的至少一个变抗器的第二层级，** | 对比文件未提及“变抗器（varactor）”。第[0041]段提到了电容器（C）8，但电容器是固定或非主动可变的无源元件，与目标专利中用于调谐的“变抗器（可变电容器）”在功能（主动调谐）和结构上不同。 | 目标专利中，“变抗器”是关键的可变电容元件，用于调谐共用器的频率特性。对比文件全文未提及任何形式的“变抗器”。对比文件中的电容器8是用于电源平滑的薄膜电容器，其电容值固定或非主动可变，且作用与目标专利中用于射频信号调谐的变抗器完全不同。本领域技术人员阅读对比文件后，无法直接得出或通过合理推断得出存在“变抗器”的技术方案，更无法得出存在包含变抗器的“第二层级”。因此，该技术特征未被公开。 |
| **特征D：所述至少一个电感器和所述至少一个变抗器合而形成可调谐共用器。** | 对比文件未提及“共用器（diplexer）”或“可调谐共用器”。对比文件中的电感器10与电容器8等元件形成的是用于DC-DC转换器的电源平滑电路（第[0045]段，图2），其功能是滤除电源纹波，而非目标专利中用于分离/组合不同频带射频信号的可调谐共用器。 | 目标专利的核心在于电感器与变抗器结合形成“可调谐共用器”。对比文件既未公开“变抗器”（特征C），也未公开“共用器”这一器件或概念。对比文件中电感器参与的电路是电源管理电路，与射频前端电路中的共用器属于完全不同的技术领域和应用场景。因此，该技术特征未被公开。 |
| **特征E：其特征在于，所述至少一个变抗器包括玻璃上覆硅(SOG)变抗器。** | 对比文件未提及任何类型的“变抗器”，更未提及“玻璃上覆硅(SOG)变抗器”。 | 该技术特征是对变抗器具体类型的进一步限定。由于对比文件根本未公开“变抗器”这一元件（特征C），因此其具体类型（SOG变抗器）更不可能被公开。 |
| **特征F：其特征在于，所述至少一个穿基板通孔电感器包括穿玻通孔(TGV)电感器。** | 对比文件第[0055]段描述的电感器核心（core）30是“圆柱形铁氧体体（cylindrical ferrite body）”。目标专利说明书第[0044]段指出，穿基板通孔电感器可以是穿玻通孔(TGV)电感器或穿硅通孔(TSV)电感器，并强调了TGV电感器能提供更高Q值。 | 目标专利的“穿玻通孔(TGV)电感器”特指使用玻璃作为基板材料的穿通孔电感器。对比文件公开的电感器使用的是铁氧体（ferrite）磁芯（第[0055]段）或复合磁性材料（第[0062]段），并未提及使用玻璃基板。虽然两者都是“穿基板通孔”结构，但基板材料（玻璃 vs. 铁氧体/树脂复合物）不同，且目标专利强调了TGV材料对获得高Q值的重要性。对比文件没有公开或暗示使用玻璃基板形成通孔电感器。因此，该技术特征未被公开。 |
| **特征G：其特征在于，所述至少一个电感器和所述至少一个变抗器形成所述可调谐共用器内的低通(LP)滤波器。** | 对比文件未公开“变抗器”，也未公开“可调谐共用器”。对比文件图2的电源平滑电路中包含电感器(L)10和电容器(C)8，该电路整体具有低通滤波功能以平滑输出电压，但这并非目标专利所限定的“可调谐共用器内的低通(LP)滤波器”。 | 该技术特征限定了电感器和变抗器在可调谐共用器内部所起的特定作用——构成LP滤波器。对比文件既无变抗器，也无共用器，因此不可能公开“共用器内的LP滤波器”这一具体功能性结构。对比文件中电源电路的滤波功能与目标专利中射频共用器的滤波功能目的、性能指标和电路结构均不同。因此，该技术特征未被公开。 |
| **特征H：其特征在于，进一步包括位于所述第二层级内的耦合到所述第一层级中的多个第二电感器的第二变抗器，所述第二变抗器和所述多个第二电感器合而形成所述可调谐共用器的LP滤波器。** | 对比文件未公开“变抗器”，也未公开包含变抗器和多个电感器组合形成LP滤波器的“第二层级”结构。 | 该技术特征涉及更复杂的3D堆叠结构：第一层级有多个电感器，第二层级有变抗器，且它们耦合形成LP滤波器。对比文件仅公开了嵌入单层基板（核心基板）中的电感器，没有涉及不同层级间元件的堆叠与耦合，更没有变抗器。因此，该技术特征未被公开。 |
| **特征I：其特征在于，所述至少一个变抗器配置成调节所述可调谐共用器内的滤波器的陷波频率。** | 对比文件未公开“变抗器”，也未公开“可调谐共用器”及其“陷波频率”的调节。 | 该技术特征描述了变抗器在目标专利中的具体功能——调节陷波频率。由于对比文件缺乏变抗器和可调谐共用器这两个基本要素，因此该功能特征不可能被公开。 |
| **特征J：其特征在于，所述至少一个穿基板通孔电感器配置成控制所述可调谐共用器内的滤波器的截止频率。** | 对比文件未公开“可调谐共用器”。其电感器10在电源电路中的作用是储存能量和平滑电流（第[0047]段），控制输出纹波，而非控制射频滤波器的截止频率。 | 该技术特征描述了穿基板通孔电感器在目标专利中的具体功能——控制滤波器的截止频率。对比文件中的电感器虽然也具有影响电路频率特性的作用，但其应用的电路（电源平滑电路）和所控制的特性（输出纹波）与目标专利（射频共用器通带截止频率）不同。且该功能限定是与“可调谐共用器”这一未被公开的上位概念紧密关联的。因此，该技术特征未被公开。 |
| **特征K：其特征在于，所述三维集成电路集成到半导体管芯中。** | 对比文件描述的电感器是嵌入在“印刷电路板”（printed wiring board）或“封装”（package）中（第[0054]段），例如图1的封装2。封装2是一个包含多层布线、承载半导体器件（MPU 6）的基板，其本身并非“半导体管芯”。 | 目标专利的“三维集成电路”特指通过基板转移或管芯堆叠工艺形成的3DIC，并集成到半导体管芯中（见说明书第[0034]、[0052]、[0054]段及图8）。对比文件涉及的是在有机或陶瓷印刷电路板封装中嵌入分立式电感元件，属于板级封装技术，与半导体管芯级的3D集成技术有本质区别。因此，该技术特征未被公开。 |
| **特征L：其特征在于，所述三维集成电路集成到从下组中选择的设备：机顶盒、娱乐单元、导航设备、通信设备、固定位置数据单元、移动位置数据单元、移动电话、蜂窝电话、计算机、便携式计算机、台式计算机、个人数字助理(PDA)、监视器、计算机监视器、电视机、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频碟(DVD)播放器、和便携式数字视频播放器。** | 对比文件未提及将包含其电感器的电路或封装集成到任何此类具体的消费电子设备中。 | 该技术特征是一种应用领域的列举。对比文件仅一般性地提及电子设备（electronic device），并未具体公开其技术集成到特征L所列举的任何一种特定设备中。因此，该技术特征未被公开。 |
<<<A>>><<<B>>>