返回项目页面
对比文件列表
1998-12-22_None_发明专利_JPH10340929A Wiring board for mounting electronic part_+++A_B_F_K_M_N_c_g+++.docx
2026-03-10 16:02
2000-03-03_JP2000068399A_发明专利_JP2000068399A Semiconductor device_+++A_B_C_D_F_M_N_O_g+++.docx
2026-03-10 16:02
2000-08-29_US6111309A_发明授权_US6111309A Semiconductor device_+++A_B_C_F_G+++.docx
2026-03-10 16:02
2002-09-27_JP2002280490A_发明专利_JP2002280490A Circuit board and its manufacturing method as well as semiconductor device using the same_+++A_F_G_c_o+++.docx
2026-03-10 16:02
2003-05-27_US6569604B_发明授权_US06569604B1 Blind via formation in a photoimageable dielectric material_+++A_C_F_O_b_d_g_k_m+++.docx
2026-03-10 16:02
2003-07-11_JP2003197811A_发明专利_JP2003197811A Glass substrate, manufacturing method thereof, wiring base board and semiconductor module_+++A_G_K_c+++.docx
2026-03-10 16:02
2004-02-26_US2004036170A_发明申请_US20040036170A1 Double bumping of flexible substrate for first and second level interconnects_+++A_B_C_D_F_G_O+++.docx
2026-03-10 16:02
2004-03-18_JP2004087737A_发明专利_JP2004087737A Printed wiring board for evaluation_+++A_C_K_g+++.docx
2026-03-10 16:02
2005-02-02_CN1574349A_发明公开_CN1574349A 大规模集成电路封装_+++A_C_G_M_N_b+++.docx
2026-03-10 16:02
2009-07-02_US2009166846A_发明申请_US20090166846A1 PASS-THROUGH 3D INTERCONNECT FOR MICROELECTRONIC DIES AND ASSOCIATED SYSTEMS AND METHODS_+++A_C_g_l+++.docx
2026-03-10 16:02
2010-04-27_US7704796B_发明授权_US07704796B2 Semiconductor device and method of forming recessed conductive vias in saw streets_+++A_B_F_O_g+++.docx
2026-03-10 16:03
2011-08-04_US2011186960A_发明申请_US20110186960A1 TECHNIQUES AND CONFIGURATIONS FOR RECESSED SEMICONDUCTOR SUBSTRATES_+++A_F_G_l+++.docx
2026-03-10 16:03
2011-08-04_US2011186998A_发明申请_US20110186998A1 RECESSED SEMICONDUCTOR SUBSTRATES_+++A_B_L_O_c_d_f_g+++.docx
2026-03-10 16:03
2011-08-31_CN102169841A_发明公开_CN102169841A 凹入的半导体基底和相关技术_+++A_C_G_k_l+++.docx
2026-03-10 16:03
2011-08-31_CN102169842A_发明公开_CN102169842A 用于凹陷的半导体基底的技术和配置_+++A_C_G_f_l+++.docx
2026-03-10 16:03
2011-11-16_TW201140713A_发明专利_TW201140713A 用於凹陷的半導體基底的技術和配置 TECHNIQUES AND CONFIGURATIONS FOR RECESSED SEMICONDUCTOR SUBSTRATES_+++A_G_l+++.docx
2026-03-10 16:03
2011-11-16_TW201140714A_发明专利_TW201140714A 凹入的半導體基底和相關技術 RECESSED SEMICONDUCTOR SUBSTRATES AND ASSOCIATED TECHNIQUES_+++A_B_C_G_L_O+++.docx
2026-03-10 16:03
2011-11-16_TW201140768A_发明专利_TW201140768A 凹陷的半導體基底 RECESSED SEMICONDUCTOR SUBSTRATES_+++A_B_F_G_L_O_c_d_p+++.docx
2026-03-10 16:03
2011-11-17_WO2011097089A_发明申请_WO2011097089A2 RECESSED SEMICONDUCTOR SUBSTRATES_+++A_B_L_O_f_g+++.docx
2026-03-10 16:03
2012-09-19_CN102687255A_发明公开_CN102687255A 凹陷半导体衬底_+++A_B_F_G_L_O_c+++.docx
2026-03-10 16:03
2012-10-18_US2012261787A_发明申请_US20120261787A1 PASSIVE DEVICES FABRICATED ON GLASS SUBSTRATES, METHODS OF MANUFACTURE AND DESIGN STRUCTURES_+++A_C_K_e_g_h_i_j+++.docx
2026-03-10 16:03
2012-12-17_KR1020120135897A_发明公开_KR1020120135897A 리세스된 반도체 기판_+++A_B_G_L_O+++.docx
2026-03-10 16:03
2013-01-31_US2013026609A_发明申请_US20130026609A1 PACKAGE ASSEMBLY INCLUDING A SEMICONDUCTOR SUBSTRATE WITH STRESS RELIEF STRUCTURE_+++A_B_F_c_g+++.docx
2026-03-10 16:03
2013-05-23_WO2013072775A_发明申请_WO2013072775A2 PACKAGE ASSEMBLY INCLUDING A SEMICONDUCTOR SUBSTRATE WITH STRESS RELIEF STRUCTURE_+++A_B_F_O_c_d_g_p+++.docx
2026-03-10 16:03
2013-06-01_TW201322418A_发明专利_TW201322418A 包括具有應力消除結構的半導體基板的封裝組裝_+++A_B_F_O_c_g+++.docx
2026-03-10 16:03
2013-10-07_JP2013538010A_发明专利_JP2013538010A Integrated passive components and power amplifier_+++A_C_K_g+++.docx
2026-03-10 16:03
2014-05-08_US2014124961A_发明申请_US20140124961A1 TECHNIQUES AND CONFIGURATIONS FOR RECESSED SEMICONDUCTOR SUBSTRATES_+++A_F_G_L_b_c_o_p+++.docx
2026-03-10 16:03
2014-10-08_CN102723306B_发明授权_CN102723306B 一种利用穿硅通孔的微波多芯片封装结构及其制作方法_+++A_B_C_e_g_i+++.docx
2026-03-10 16:03
US2013113448A1_Description_20260223_1512_+++A_C_E_I_K_g+++.docx
2026-03-10 16:03
未完成_+++A_E_I_b_c_d_f_g_k_o+++.docx
2026-03-10 16:03
2002-09-27_JP2002280490A_发明专利_JP2002280490A Circuit board and its manufacturing method as well as semiconductor device using the same_+++A_F_G_c_o+++.docx

**对比文件名称**:JP2002280490A Circuit board and its manufacturing method as well as semiconductor device using the same

**目标专利名称**:具有无源器件的低剖型封装CN106030782B

**本次调用模型名称**:DeepSeek-R1

以下是根据目标专利权利要求划分的技术特征与对比文件JP2002280490A的比对表格:

### 特征比对表格

技术特征描述及公开性判断结果对比文件原文引用 (段落号/部分)公开性论述
**技术特征A:包括:基板** <br> **《直接公开》**【0009】“基板1はSiからなり...”对比文件明确公开了其技术方案包含基板(基板1)。本领域技术人员能够毫无疑义地确定该技术特征。
**技术特征B:在所述基板的第一表面中的第一凹陷** <br> **《未公开》**【0009】“基板1内にはその第2の面1b(第1の面1aの反対面)側の電極2に対応する位置に開口し且つ電極2に達する穴4が形成されている。”目标专利的“第一凹陷”位于基板第一表面,用于容纳互连以降低封装高度。对比文件中的“穴4”是从基板第二面(1b)向第一面(1a)方向蚀刻形成的通孔或盲孔,其开口位于第二面(1b),目的是形成导体球(バンプ)的容置空间。两者作用(降低封装高度 vs. 形成互连结构)、位置(第一表面 vs. 第二表面开口)均不相同。对比文件没有公开在第一表面中形成用于容纳互连的凹陷。
**技术特征C:多个第一穿基板通孔,所述第一穿基板通孔延伸穿过所述基板的非凹陷部分** <br> **《隐含公开》**【0009】“基板1内にはその第2の面1b...に開口し且つ電極2に達する穴4が形成されている。”<br>【0010】“穴4の内壁には絶縁膜5を介して導体膜6が被着されており、この導体膜6は電極2と導通している。”对比文件公开了在基板内形成从第二面(1b)延伸至第一面(1a)电极2的“穴4”,其内壁覆有导体膜6,从而形成电连接第一面与第二面的导电通道,即穿基板通孔。虽然对比文件未明确区分“凹陷部分”和“非凹陷部分”,但其“穴4”本身是贯穿基板厚度的孔结构(或深盲孔),本领域技术人员可以毫无疑义地理解,该孔结构延伸穿过了基板的实体部分(即“非凹陷部分”)。因此,该特征被隐含公开。
**技术特征D:所述多个第一穿基板通孔中的每一者在所述第一表面中毗邻所述第一凹陷的区域中具有第一端** <br> **《未公开》**【0009】“その第1の面1aには上から見ると島状の電極2が点在している。”<br>【0010】“導体膜6は電極2と導通している。”目标专利中,穿基板通孔的“第一端”位于“第一表面中毗邻所述第一凹陷的区域”。对比文件中,通孔(穴4)在第一面(1a)的端部连接至“電極2”(电极2)。然而,对比文件既未公开“第一凹陷”(特征B),也未描述通孔的端部位于“毗邻凹陷的区域”。因此,该特征未被公开。
**技术特征E:其中所述多个第一穿基板通孔中的一个通孔通过所述基板的相对第二表面上的导体与所述多个第一穿基板通孔中的另一通孔耦合以形成嵌入式电感器** <br> **《未公开》**(无对应内容)目标专利的核心之一是多个穿基板通孔通过在第二表面上的导体相互耦合,形成嵌入式电感器。对比文件全文未提及任何电感器结构,也未描述任何将两个或多个穿基板通孔(穴4)通过基板第二表面(1b)上的导体相互连接以形成电感性元件的技术方案。因此,该特征未被公开。
**技术特征F:所述器件的第一互连,所述第一互连被包括在所述第一凹陷内并且被耦合至所述第一凹陷** <br> **《直接公开》**【0010】“この穴4内には導体膜6と接合して開口部4aを塞ぎ且つその一部が第2の面1bから突出するように導体ボール8が設けられている。”对比文件明确公开了“導体ボール8”(导体球8)被设置在穴4内,并且与穴4内壁的导体膜6接合,即被耦合至该穴(凹陷结构)。这与目标专利中“互连被包括在凹陷内并耦合至凹陷”的技术特征完全相同。
**技术特征G:以及在所述基板的第一表面上的重分布层,其中所述重分布层被配置成将所述第一互连电耦合至所述多个第一穿基板通孔之一** <br> **《直接公开》**【0010】“基板1の第1の面1a上には、必要に応じ、キャパシタや配線等の薄膜回路層9が設けられており、その表面には接続パッド10が設けられている。”<br>【0009】“導体膜6は電極2と導通している。”对比文件公开了在第一面(1a)上设置有包含配线等的“薄膜回路層9”(薄膜电路层9)以及“接続パッド10”(连接垫10)。薄膜电路层9及连接垫10构成了基板第一表面上的再布线结构(即重分布层)。该重分布层通过电极2与穿基板通孔(穴4内导体膜6)电连接。同时,穿基板通孔通过导体膜6与凹陷(穴4)内的互连(导体球8)电连接。因此,重分布层(薄膜电路层9及连接垫10)将第一互连(导体球8)电耦合至穿基板通孔(穴4)。该特征被直接公开。
**技术特征H:其特征在于,进一步包括:电容器,所述电容器毗邻所述基板的对向的第二表面,其中第二穿基板通孔电耦合至所述电容器** <br> **《未公开》**【0003】“34は薄膜構造からなるキャパシタ...”<br>【0010】“基板1の第1の面1a上には、必要に応じ、キャパシタや配線等の薄膜回路層9が設けられており...”对比文件确实公开了电容器(34,或作为薄膜电路层9的一部分)。然而,该电容器是形成在基板的**第一面(1a)**上(即薄膜电路层9内),如【0010】所述。目标专利要求电容器“毗邻所述基板的对向的第二表面”,位置完全相反。此外,目标专利中由“第二穿基板通孔”耦合该电容器,而对比文件中电容器与通孔(穴4)的关系是通过第一面的电极和重分布层连接的。因此,该特征未被公开。
**技术特征I:其特征在于,所述嵌入式电感器包括至少两个所述多个第一穿基板通孔** <br> **《未公开》**(无对应内容)该特征是对特征E中“嵌入式电感器”的进一步限定。由于特征E(形成嵌入式电感器)未被对比文件公开,因此该从属特征也未被公开。
**技术特征J:其特征在于,所述嵌入式电感器包括多个嵌入式电感器** <br> **《未公开》**(无对应内容)该特征是对特征E中“嵌入式电感器”的进一步限定。由于特征E(形成嵌入式电感器)未被对比文件公开,因此该从属特征也未被公开。
**技术特征K:其特征在于,所述基板包括玻璃基板,并且其中所述第一互连包括焊球** <br> **《未公开》**【0009】“基板1はSiからなり...”<br>【0011】“導体ボール8の材質としては、Sn,Au,Ag,Cu,Sb,Bi,In,Cd,Alやこれらの合金が...”对比文件明确其基板是硅(Si)基板,而非玻璃基板。虽然互连(导体球8)的材质可以包含Sn等焊料成分,可能形成“焊球”,但该特征限定了“基板包括玻璃基板”和“第一互连包括焊球”两个条件的组合。对比文件只满足了后一条件的可能性,但完全不满足前一条件。因此,该组合技术特征未被公开。
**技术特征L:其特征在于,所述基板包括半导体基板,并且其中所述第一互连包括金属柱** <br> **《未公开》**【0009】“基板1はSiからなり...”<br>【0010】“導体ボール8が設けられている。”对比文件公开了基板是半导体(硅)基板,满足了前半部分。但对比文件中的互连是“導体ボール”(导体球),并非“金属柱”。目标专利的“金属柱”通常指具有特定形状的柱状金属互连,与球形的“导体球”不同。因此,该组合技术特征未被公开。
**技术特征M:其特征在于,所述基板包括有机基板,并且其中所述第一互连包括焊球** <br> **《未公开》**【0009】“基板1はSiからなり...”对比文件明确基板是硅(Si)基板,而非有机基板。因此,该组合技术特征未被公开。
**技术特征N:其特征在于,所述基板包括有机基板,并且其中所述第一互连包括焊球** <br> **《未公开》**【0009】“基板1はSiからなり...”此特征与特征M重复,基于同样理由未被公开。
**技术特征O:其特征在于,进一步包括:在所述基板的第一表面中的第二凹陷** <br> **《隐含公开》**【0009】“基板1内には...穴4が形成されている。” (图示及上下文表明有多个穴4)对比文件图1及说明书中显示并描述了在基板上形成多个“穴4”。虽然未明确区分“第一凹陷”和“第二凹陷”,但本领域技术人员从对比文件公开的具有多个“穴4”(即凹陷结构)的方案中可以合理推断,除了容纳“第一互连”的凹陷外,可以存在另一个凹陷。因此,该特征被隐含公开。
**技术特征P:以及所述器件的第二互连,所述第二互连被包括在所述第二凹陷内并且被耦合至所述第二凹陷,其中所述第二互连包括仅具有关于将所述器件紧固到电路板的机械功能的焊球** <br> **《未公开》**【0010】“導体ボール8...第2の面1bからの突出部分がバンプとなっている。”对比文件公开了导体球8作为与外部电路板电连接的凸块(バンプ),其主要功能是电互连。虽然凸块也必然起到一定的机械固定作用,但对比文件从未公开或暗示存在一个“仅具有机械功能”而不用于电连接的焊球。目标专利明确限定了第二互连“仅具有...机械功能”,这与对比文件中所有互连均用于电连接的目的不同。因此,该特征未被公开。

### 公开性判断结果总结

根据上述分析,对比文件直接公开了技术特征A、F、G;隐含公开了技术特征C、O;未公开技术特征B、D、E、H、I、J、K、L、M、N、P。

根据输出格式要求,在回答的结尾插入对应的代码。

直接公开的特征:A, F, G

隐含公开的特征:c, o

<<<A>>><<<F>>><<<G>>><<<c>>><<<o>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE