返回项目页面
对比文件列表
1998-12-22_None_发明专利_JPH10340929A Wiring board for mounting electronic part_+++A_B_F_K_M_N_c_g+++.docx
2026-03-10 16:02
2000-03-03_JP2000068399A_发明专利_JP2000068399A Semiconductor device_+++A_B_C_D_F_M_N_O_g+++.docx
2026-03-10 16:02
2000-08-29_US6111309A_发明授权_US6111309A Semiconductor device_+++A_B_C_F_G+++.docx
2026-03-10 16:02
2002-09-27_JP2002280490A_发明专利_JP2002280490A Circuit board and its manufacturing method as well as semiconductor device using the same_+++A_F_G_c_o+++.docx
2026-03-10 16:02
2003-05-27_US6569604B_发明授权_US06569604B1 Blind via formation in a photoimageable dielectric material_+++A_C_F_O_b_d_g_k_m+++.docx
2026-03-10 16:02
2003-07-11_JP2003197811A_发明专利_JP2003197811A Glass substrate, manufacturing method thereof, wiring base board and semiconductor module_+++A_G_K_c+++.docx
2026-03-10 16:02
2004-02-26_US2004036170A_发明申请_US20040036170A1 Double bumping of flexible substrate for first and second level interconnects_+++A_B_C_D_F_G_O+++.docx
2026-03-10 16:02
2004-03-18_JP2004087737A_发明专利_JP2004087737A Printed wiring board for evaluation_+++A_C_K_g+++.docx
2026-03-10 16:02
2005-02-02_CN1574349A_发明公开_CN1574349A 大规模集成电路封装_+++A_C_G_M_N_b+++.docx
2026-03-10 16:02
2009-07-02_US2009166846A_发明申请_US20090166846A1 PASS-THROUGH 3D INTERCONNECT FOR MICROELECTRONIC DIES AND ASSOCIATED SYSTEMS AND METHODS_+++A_C_g_l+++.docx
2026-03-10 16:02
2010-04-27_US7704796B_发明授权_US07704796B2 Semiconductor device and method of forming recessed conductive vias in saw streets_+++A_B_F_O_g+++.docx
2026-03-10 16:03
2011-08-04_US2011186960A_发明申请_US20110186960A1 TECHNIQUES AND CONFIGURATIONS FOR RECESSED SEMICONDUCTOR SUBSTRATES_+++A_F_G_l+++.docx
2026-03-10 16:03
2011-08-04_US2011186998A_发明申请_US20110186998A1 RECESSED SEMICONDUCTOR SUBSTRATES_+++A_B_L_O_c_d_f_g+++.docx
2026-03-10 16:03
2011-08-31_CN102169841A_发明公开_CN102169841A 凹入的半导体基底和相关技术_+++A_C_G_k_l+++.docx
2026-03-10 16:03
2011-08-31_CN102169842A_发明公开_CN102169842A 用于凹陷的半导体基底的技术和配置_+++A_C_G_f_l+++.docx
2026-03-10 16:03
2011-11-16_TW201140713A_发明专利_TW201140713A 用於凹陷的半導體基底的技術和配置 TECHNIQUES AND CONFIGURATIONS FOR RECESSED SEMICONDUCTOR SUBSTRATES_+++A_G_l+++.docx
2026-03-10 16:03
2011-11-16_TW201140714A_发明专利_TW201140714A 凹入的半導體基底和相關技術 RECESSED SEMICONDUCTOR SUBSTRATES AND ASSOCIATED TECHNIQUES_+++A_B_C_G_L_O+++.docx
2026-03-10 16:03
2011-11-16_TW201140768A_发明专利_TW201140768A 凹陷的半導體基底 RECESSED SEMICONDUCTOR SUBSTRATES_+++A_B_F_G_L_O_c_d_p+++.docx
2026-03-10 16:03
2011-11-17_WO2011097089A_发明申请_WO2011097089A2 RECESSED SEMICONDUCTOR SUBSTRATES_+++A_B_L_O_f_g+++.docx
2026-03-10 16:03
2012-09-19_CN102687255A_发明公开_CN102687255A 凹陷半导体衬底_+++A_B_F_G_L_O_c+++.docx
2026-03-10 16:03
2012-10-18_US2012261787A_发明申请_US20120261787A1 PASSIVE DEVICES FABRICATED ON GLASS SUBSTRATES, METHODS OF MANUFACTURE AND DESIGN STRUCTURES_+++A_C_K_e_g_h_i_j+++.docx
2026-03-10 16:03
2012-12-17_KR1020120135897A_发明公开_KR1020120135897A 리세스된 반도체 기판_+++A_B_G_L_O+++.docx
2026-03-10 16:03
2013-01-31_US2013026609A_发明申请_US20130026609A1 PACKAGE ASSEMBLY INCLUDING A SEMICONDUCTOR SUBSTRATE WITH STRESS RELIEF STRUCTURE_+++A_B_F_c_g+++.docx
2026-03-10 16:03
2013-05-23_WO2013072775A_发明申请_WO2013072775A2 PACKAGE ASSEMBLY INCLUDING A SEMICONDUCTOR SUBSTRATE WITH STRESS RELIEF STRUCTURE_+++A_B_F_O_c_d_g_p+++.docx
2026-03-10 16:03
2013-06-01_TW201322418A_发明专利_TW201322418A 包括具有應力消除結構的半導體基板的封裝組裝_+++A_B_F_O_c_g+++.docx
2026-03-10 16:03
2013-10-07_JP2013538010A_发明专利_JP2013538010A Integrated passive components and power amplifier_+++A_C_K_g+++.docx
2026-03-10 16:03
2014-05-08_US2014124961A_发明申请_US20140124961A1 TECHNIQUES AND CONFIGURATIONS FOR RECESSED SEMICONDUCTOR SUBSTRATES_+++A_F_G_L_b_c_o_p+++.docx
2026-03-10 16:03
2014-10-08_CN102723306B_发明授权_CN102723306B 一种利用穿硅通孔的微波多芯片封装结构及其制作方法_+++A_B_C_e_g_i+++.docx
2026-03-10 16:03
US2013113448A1_Description_20260223_1512_+++A_C_E_I_K_g+++.docx
2026-03-10 16:03
未完成_+++A_E_I_b_c_d_f_g_k_o+++.docx
2026-03-10 16:03
2011-08-31_CN102169841A_发明公开_CN102169841A 凹入的半导体基底和相关技术_+++A_C_G_k_l+++.docx

好的,作为一名资深专利代理师,我将严格依据您提供的目标专利说明书、权利要求以及对比文件,对技术特征进行逐一比对和公开性判断。

**对比文件名称**:2011-08-31_CN102169841A_发明公开_CN102169841A 凹入的半导体基底和相关技术

**目标专利名称**:具有无源器件的低剖型封装(CN106030782B)

**本次调用的模型名称**:DeepSeek-R1

---

### **特征比对表格**

技术特征描述及公开性判断结果对比文件原文引用公开性论述
**技术特征A:包括:基板** <br>《直接公开》[0022] “封装组件100包括半导体基底102,半导体基底102是大体上包括诸如硅(Si)之类的半导体材料的基底或内插板(interposer)。”对比文件公开了封装组件包含“半导体基底102”,其作用与目标专利中作为载体和支撑结构的“基板”相同。本领域技术人员能毫无疑义地确定该“半导体基底”即为目标专利所称的“基板”。因此,技术特征A被对比文件直接公开。
**技术特征B:在所述基板的第一表面中的第一凹陷** <br>《未公开》[0037] “在图5中,所述一个或更多个封装互连结构114中的至少一个耦合至布置在半导体基底102的第一表面A1上的一个或更多个再分布层106。” <br> [0065] “参见图7K,描绘了在模塑料112中形成一个或更多个开口113以暴露出形成于半导体基底102的第一表面A1和/或第二表面A2上的一个或更多个再分布层106之后的封装组件700。”对比文件仅公开了在“第一表面A1”上设置互连结构(如焊球114)或为了暴露再分布层而在“模塑料112”中形成开口。**没有公开在“基板的第一表面”本身(即半导体基底102的材料内)形成物理性的“凹陷”结构来容纳互连**。目标专利的凹陷(如214)是形成于基板材料内部的盲孔,用于降低封装高度,其结构、形成方式和作用(部分容纳互连以降低剖面)均与对比文件中在模塑料中开口或在表面放置互连有本质区别。因此,技术特征B未被公开。
**技术特征C:多个第一穿基板通孔,所述第一穿基板通孔延伸穿过所述基板的非凹陷部分** <br>《直接公开》[0025] “依据各种实施方式,形成一个或更多个过孔104穿过半导体基底102。所述一个或更多个过孔104提供半导体基底102的第一表面A1和第二表面A2之间的电通路。” <br> [0050] “在1004处,方法1000还包括在所述半导体基底中形成一个或更多个过孔(例如图7C的一个或更多个过孔104)。所述一个或更多个过孔形成于所述半导体基底的第一表面中,这样它们初始仅穿过半导体基底的一部分而不到达所述第二表面。”对比文件明确公开了“穿过半导体基底102”的“过孔104”,其作用是在基板两侧表面之间提供电通路,这与目标专利中“第一穿基板通孔”的作用相同。虽然对比文件未明确限定这些过孔穿过的是“非凹陷部分”,但根据其描述(过孔从第一表面延伸至第二表面),以及结合技术特征B未被公开的事实(基板第一表面不存在凹陷),本领域技术人员能够毫无疑义地理解,对比文件中的过孔必然是延伸穿过未形成凹陷的基板部分(即“非凹陷部分”)。因此,技术特征C被直接公开。
**技术特征D:所述多个第一穿基板通孔中的每一者在所述第一表面中毗邻所述第一凹陷的区域中具有第一端** <br>《未公开》(无对应内容)如特征B所述,对比文件未公开在基板第一表面形成“凹陷”。因此,也就不存在“毗邻所述第一凹陷的区域”这一位置限定,更无法公开穿基板通孔的端部位于该区域。该特征限定了通孔端部与凹陷的特定位置关系,是目标专利布局布线以实现特定电连接的前提。对比文件未公开此关系。
**技术特征E:其中所述多个第一穿基板通孔中的一个通孔通过所述基板的相对第二表面上的导体与所述多个第一穿基板通孔中的另一通孔耦合以形成嵌入式电感器** <br>《未公开》(无对应内容)这是目标专利的核心发明点之一。对比文件公开的过孔104仅用于一般的信号/电源/接地通路(参见[0024]-[0025]),例如用于连接裸片和封装互连。**对比文件全文没有任何地方提及或暗示通过位于基板第二表面上的“导体”将两个或更多穿基板通孔连接起来以形成“嵌入式电感器”**。形成电感器是无源器件集成的关键,其结构和功能在对比文件中均未公开。因此,技术特征E未被公开。
**技术特征F:所述器件的第一互连,所述第一互连被包括在所述第一凹陷内并且被耦合至所述第一凹陷** <br>《未公开》[0035] “在所述一个或更多个再分布层106上形成诸如一个或更多个焊料球或焊料柱之类的一个或更多个封装互连结构114以进一步路由一个或更多个裸片108的电信号。” <br> [0065] “参见图7L,描绘了通过所述一个或更多个开口(例如图7K的一个或更多个开口113)将一个或更多个封装互连结构114耦合至所述一个或更多个再分布层106之后的封装组件700。”对比文件公开了“封装互连结构114”(如焊球),其作用也是用于电连接。然而,特征F的关键限定在于“被包括在所述第一凹陷内”。如特征B所述,对比文件未公开基板上的“凹陷”,因此其互连结构114不可能被“包括在”凹陷内。它们是被放置在再分布层上或模塑料的开口中。该结构差异导致封装高度降低的效果不同。因此,技术特征F未被公开。
**技术特征G:以及在所述基板的第一表面上的重分布层,其中所述重分布层被配置成将所述第一互连电耦合至所述多个第一穿基板通孔之一** <br>《直接公开》[0027] “在半导体基底102上形成一个或更多个再分布层106以路由耦合至半导体基底102的所述一个或更多个裸片108的电信号。举例而言,所述一个或更多个再分布层106在所述一个或更多个裸片108和所述一个或更多个过孔104之间可提供电路由。” <br> [0037] “所述一个或更多个封装互连结构114中的至少一个耦合至布置在半导体基底102的第一表面A1上的一个或更多个再分布层106。”对比文件明确公开了在基板(半导体基底102)第一表面(A1)上形成“再分布层106”,其作用就是路由电信号,例如在裸片108、过孔104和封装互连结构114之间建立电连接(参见图1、5及对应描述)。虽然对比文件中互连114的具体耦合位置与目标专利不同(不在凹陷内),但“重分布层被配置成将互连电耦合至穿基板通孔之一”这一电连接功能和配置关系已被对比文件直接公开。因此,技术特征G被直接公开。
**技术特征H:其特征在于,进一步包括:电容器,所述电容器毗邻所述基板的对向的第二表面,其中第二穿基板通孔电耦合至所述电容器** <br>《未公开》(无对应内容)对比文件描述的是一个通用的封装内插板或基底,用于裸片集成和信号路由,并未提及集成“电容器”这一特定无源器件,更没有公开电容器“毗邻基板第二表面”并由“第二穿基板通孔”耦合的结构。目标专利中此特征用于说明其基板可同时集成电感和电容,是对其技术方案的进一步限定。对比文件未公开此特征。
**技术特征I:其特征在于,所述嵌入式电感器包括至少两个所述多个第一穿基板通孔** <br>《未公开》(无对应内容)该特征是对特征E中“嵌入式电感器”的进一步限定。由于特征E(形成嵌入式电感器)本身未被对比文件公开,因此这一从属限定也未被公开。
**技术特征J:其特征在于,所述嵌入式电感器包括多个嵌入式电感器** <br>《未公开》(无对应内容)同理,由于特征E(形成嵌入式电感器)未被公开,因此“包括多个嵌入式电感器”这一从属限定也未被公开。
**技术特征K:其特征在于,所述基板包括玻璃基板,并且其中所述第一互连包括焊球** <br>《隐含公开》[0022] “半导体基底102是大体上包括诸如硅(Si)之类的半导体材料的基底...” <br> [0035] “...形成诸如一个或更多个焊料球或焊料柱之类的一个或更多个封装互连结构114...”对比文件明确公开了基板材料可以是“半导体材料”(如硅),互连可以是“焊料球”(即焊球)。虽然目标专利此权利要求限定基板为“玻璃基板”,而对比文件实施例为半导体基板,但**目标专利说明书[0006]段明确指出,其技术也适用于“玻璃、半导体或有机基板”**,并将此类封装统称为“上覆无源器件式封装”。因此,半导体基板是目标专利明确涵盖的基板类型之一。本领域技术人员阅读对比文件后,结合目标专利说明书的内容,完全能够推理出使用“半导体基板”和“焊球”互连的技术方案是目标专利保护范围的一部分。因此,技术特征K被对比文件隐含公开。
**技术特征L:其特征在于,所述基板包括半导体基板,并且其中所述第一互连包括金属柱** <br>《隐含公开》[0022] “半导体基底102是大体上包括诸如硅(Si)之类的半导体材料的基底...” <br> [0032] “所述一个或更多个凸点110可具有多种形状...包括球形、圆柱形、矩形或其他形状,所述凸点成形工艺例如...柱形凸点成形(stud-bumping)工艺...”对比文件直接公开了基板为“半导体基底”(如硅),并公开了“柱形凸点成形”工艺可以形成“柱形”互连结构。“金属柱”是“柱形凸点”的一种常见实现方式。本领域技术人员从对比文件公开的“半导体基板”和“柱形凸点”能够合理推断出“半导体基板”和“金属柱”互连的技术方案。因此,技术特征L被对比文件隐含公开。
**技术特征M/N:其特征在于,所述基板包括有机基板,并且其中所述第一互连包括焊球** <br>《未公开》(无对应内容)对比文件的核心在于使用“半导体基底”以利用半导体制造工艺实现精细布线(参见[0024]),并明确将其与“层压(例如有机)基底”进行对比。全文未提及也未暗示使用“有机基板”。因此,“基板包括有机基板”这一特定技术方案未被对比文件公开。
**技术特征O:其特征在于,进一步包括:在所述基板的第一表面中的第二凹陷** <br>《未公开》(无对应内容)如特征B所述,对比文件未公开在基板第一表面形成任何“凹陷”。因此,“第二凹陷”也未被公开。
**技术特征P:以及所述器件的第二互连,所述第二互连被包括在所述第二凹陷内并且被耦合至所述第二凹陷,其中所述第二互连包括仅具有关于将所述器件紧固到电路板的机械功能的焊球** <br>《未公开》(无对应内容)该特征依赖于特征O(第二凹陷)的存在,并限定了该凹陷内互连的纯机械功能。由于特征O未被公开,且对比文件中所有互连均具有电功能(路由信号),因此这一具有特定功能限定的技术特征P也未被公开。

---

**结论代码**:根据以上分析,对比文件直接公开了技术特征 **A、C、G**;隐含公开了技术特征 **K、L**。

<<<A>>>

<<<C>>>

<<<G>>>

<<<k>>>

<<<l>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE