**对比文件名称**：2009-07-02_US2009166846A_发明申请_US20090166846A1 PASS-THROUGH 3D INTERCONNECT FOR MICROELECTRONIC DIES AND ASSOCIATED SYSTEMS AND METHODS
**目标专利名称**：具有无源器件的低剖型封装 CN106030782B
**本次调用模型名称**：DeepSeek-R1
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：基板<br>《直接公开》 | [0015]段：“The first die 20 includes a substrate 22 having a front side 24 and a back side 26...” | 对比文件明确公开了微电子管芯包含基板（substrate 22）。该基板是管芯的载体和结构基础，用于支撑和电隔离其上的电路及互连结构。这与目标专利中作为封装载体和结构基础的“基板”作用相同。因此，本领域技术人员能毫无疑义地确定对比文件公开了“基板”这一技术特征。 |
| **技术特征B**：在所述基板的第一表面中的第一凹陷<br>《未公开》 | 对比文件全文未提及在基板表面形成用于容纳互连的凹陷或凹槽。 | 对比文件描述的互连结构（如焊球85， 96）均位于基板表面之上，而非被容纳于基板表面的凹陷内。其通孔（如50, 155）的形成涉及在基板中钻孔（holes 223, 227），但此“孔”是形成通孔互连的工艺步骤，其目的和作用是形成垂直导电通道，与目标专利中为降低封装高度而容纳互连（如焊球）的“凹陷”在结构、位置和功能上均不同。因此，对比文件既未直接也未隐含公开该特征。 |
| **技术特征C**：多个第一穿基板通孔，所述第一穿基板通孔延伸穿过所述基板的非凹陷部分<br>《直接公开》 | [0015]段：“...an embodiment of a pass-through 3D interconnect 50 extending through the substrate 22.” <br> [0021]段：“...a conventional 3D interconnect 155 formed through a substrate pad 132.” <br> [0024]段：“The first hole includes sidewalls 225, which extend through the trace 142b, the substrate pad 30, and a portion of the substrate 22.” | 对比文件明确公开了延伸穿过基板（substrate 22）的穿透互连结构（pass-through 3D interconnect 50, conventional interconnect 155）。这些互连结构是“穿基板通孔”（through-die/through-silicon vias）。虽然对比文件未明确限定其穿过“非凹陷部分”，但其通孔形成于基板整体厚度中，在目标专利的语境下，可视为穿过基板的“非凹陷部分”（即基板主体）。其作用是提供垂直方向的电连接，与目标专利中“第一穿基板通孔”的作用（形成电感器或提供电连接）在导电通道功能上相同。因此被直接公开。 |
| **技术特征D**：所述多个第一穿基板通孔中的每一者在所述第一表面中毗邻所述第一凹陷的区域中具有第一端<br>《未公开》 | （同技术特征B） | 该特征限定了穿基板通孔的端部位于“毗邻第一凹陷的区域”。由于对比文件根本未公开“第一凹陷”（技术特征B），因此该通孔端部与凹陷的毗邻关系也无从谈起。该特征未被公开。 |
| **技术特征E**：其中所述多个第一穿基板通孔中的一个通孔通过所述基板的相对第二表面上的导体与所述多个第一穿基板通孔中的另一通孔耦合以形成嵌入式电感器<br>《未公开》 | 对比文件全文未提及通过基板第二表面上的导体将两个穿基板通孔耦合在一起，也未提及形成“嵌入式电感器”。 | 对比文件中的穿基板通孔（如50, 155）是独立的垂直互连，用于连接不同管芯的电路（如将第二管芯60的电路74连接到第一管芯20的重分布层40）。它们之间没有通过基板第二表面（即背面26）上的导体相互连接以形成电流环路。目标专利中“嵌入式电感器”是特定的无源器件，其形成依赖于通孔对在第二表面的特定连接方式。对比文件未公开任何此类结构或目的。因此，该特征未被公开。 |
| **技术特征F**：所述器件的第一互连，所述第一互连被包括在所述第一凹陷内并且被耦合至所述第一凹陷<br>《未公开》 | [0015]段：“...individual bump bonds 96 are aligned with and attached to individual OLB pads 44a-d...” <br> [0031]段：“...bump bonds 85 and 185...” | 对比文件公开了互连结构，如“bump bonds”（凸点键合，可理解为焊球或微凸点）。然而，这些互连结构（如96, 85）是附着在基板表面（如OLB pads 44a-d）或通孔背面接触（如254）上的，并未被“包括在”或“容纳于”基板表面的“凹陷”内。由于技术特征B的“凹陷”未被公开，此处的“第一互连”被容纳于凹陷内的限定也无法成立。因此，该特征未被公开。 |
| **技术特征G**：以及在所述基板的第一表面上的重分布层，其中所述重分布层被配置成将所述第一互连电耦合至所述多个第一穿基板通孔之一<br>《隐含公开》 | [0015]段：“The first die 20 includes a substrate 22... a redistribution layer 40 attached to the substrate front side 24...” 以及“The redistribution layer includes metal traces 42a-d, metal outer lead bond (OLB) pads 44a-d coupled, respectively, to individual traces 42a-d...” <br> [0015]段：“The pass-through interconnect 50 is connected to the trace...” <br> [0021]段：“The pass-through interconnect 50 is connected to the trace 142a...” | 对比文件明确公开了在基板第一表面（front side 24）上设置有重分布层（redistribution layer 40/140），其包含金属走线（traces）和焊盘（OLB pads）。这些走线用于电连接。具体地，走线（如142a）被配置为将穿基板通孔（如50）与重分布层上的焊盘（如144a）进行电耦合。而焊盘（如144a）用于连接互连结构（如bump bond 96）。因此，本领域技术人员可以毫无困难地推理出：重分布层被配置为将一个互连（通过焊盘）电耦合至一个穿基板通孔。虽然对比文件中的互连（bump bond）未被容纳于凹陷中，但“重分布层配置成将互连电耦合至穿基板通孔”这一功能关系已被明确公开。根据宽松的隐含公开判断标准，该特征被隐含公开。 |
| **技术特征H**：其特征在于，进一步包括：电容器，所述电容器毗邻所述基板的对向的第二表面，其中第二穿基板通孔电耦合至所述电容器<br>《未公开》 | 对比文件全文未提及任何电容器结构毗邻基板第二表面，也未提及“第二穿基板通孔”的概念。 | 目标专利的该特征明确限定了电容器和与之耦合的特定通孔结构。对比文件涉及的是堆叠管芯的互连技术，其内容围绕信号互连和电路连接，未涉及集成无源器件如电容器，更未公开电容器与特定缩短的通孔（第二穿基板通孔）的耦合关系。因此，该特征未被公开。 |
| **技术特征I**：其特征在于，所述嵌入式电感器包括至少两个所述多个第一穿基板通孔<br>《未公开》 | （同技术特征E） | 该特征是对技术特征E中“嵌入式电感器”的进一步限定。由于对比文件未公开“嵌入式电感器”（技术特征E），因此对其构成的该限定自然也未被公开。 |
| **技术特征J**：其特征在于，所述嵌入式电感器包括多个嵌入式电感器<br>《未公开》 | （同技术特征E） | 该特征是对技术特征E中“嵌入式电感器”的进一步限定（数量为多个）。由于对比文件未公开“嵌入式电感器”（技术特征E），因此对其数量的该限定自然也未被公开。 |
| **技术特征K**：其特征在于，所述基板包括玻璃基板，并且其中所述第一互连包括焊球<br>《未公开》 | [0001]段：“...stacked microelectronic dies...” <br> [0014]段：“...substrate of a microelectronic die...” | 对比文件明确其基板是微电子“管芯”（die）的基板，其背景和实施例（如[0024]段提到半导体晶圆）均指向半导体基板（如硅），并未提及玻璃基板。虽然互连“bump bonds”可能包含焊球，但基板材质被明确限定为“玻璃基板”，这与对比文件的半导体基板不同。因此，该组合特征作为一个整体未被公开。 |
| **技术特征L**：其特征在于，所述基板包括半导体基板，并且其中所述第一互连包括金属柱<br>《隐含公开》 | [0014]段：“The term ‘substrate’ may encompass any of a variety of conductive and/or non conductive layers... Such substrates can include any of a myriad of electrical devices (e.g., transistors, resistors, capacitors, etc.) or systems of such devices (e.g., an integrated circuit, a memory, a processor, etc.) formed in the conductive and/or non conductive layers of an individual substrate.” <br> [0024]段：“...workpiece 202 (e.g., a semiconductor or microelectronic wafer)...” <br> 关于互连：[0015]段提到“bump bonds”，这是微电子封装中常见的互连形式，可包括焊球、铜柱等。 | 对比文件明确公开了其基板是半导体基板（如硅晶圆），其上形成有集成电路（如34, 74），这直接对应于目标专利的“半导体基板”。对于“第一互连包括金属柱”，对比文件公开了“bump bonds”（如85, 96, 185）作为互连。在微电子封装领域，“bump bonds”是一个宽泛术语，涵盖多种互连形式，包括但不限于焊料凸点（焊球）和铜柱（Copper Pillar）。本领域技术人员知晓，为实现3D堆叠互连，使用铜柱等金属柱是常见技术选择。根据宽松的隐含公开判断标准，从对比文件公开的“bump bonds”可以合理推断出其可能包含“金属柱”这一具体实施方式。因此，该特征被隐含公开。 |
| **技术特征M**：其特征在于，所述基板包括有机基板，并且其中所述第一互连包括焊球<br>《未公开》 | 对比文件全文未提及有机基板。 | 对比文件的基板明确为半导体管芯基板（如硅），未涉及有机基板（如PCB、层压板）。因此，该组合特征作为一个整体未被公开。 |
| **技术特征N**：其特征在于，所述基板包括有机基板，并且其中所述第一互连包括焊球<br>《未公开》 | （同技术特征M） | 与特征M相同，未被公开。 |
| **技术特征O**：其特征在于，进一步包括：在所述基板的第一表面中的第二凹陷<br>《未公开》 | （同技术特征B） | 由于对比文件未公开任何“凹陷”结构，因此“第二凹陷”也未被公开。 |
| **技术特征P**：以及所述器件的第二互连，所述第二互连被包括在所述第二凹陷内并且被耦合至所述第二凹陷，其中所述第二互连包括仅具有关于将所述器件紧固到电路板的机械功能的焊球<br>《未公开》 | （同技术特征B和F） | 该特征依赖于“第二凹陷”和容纳于其中的“第二互连”，且对互连功能有特定限定。由于对比文件未公开“凹陷”结构，也未公开仅具机械功能的焊球互连，因此该特征未被公开。 |
<<<A>>><<<C>>><<<g>>><<<l>>>