返回项目页面
对比文件列表
1998-12-22_None_发明专利_JPH10340929A Wiring board for mounting electronic part_+++A_B_F_K_M_N_c_g+++.docx
2026-03-10 16:02
2000-03-03_JP2000068399A_发明专利_JP2000068399A Semiconductor device_+++A_B_C_D_F_M_N_O_g+++.docx
2026-03-10 16:02
2000-08-29_US6111309A_发明授权_US6111309A Semiconductor device_+++A_B_C_F_G+++.docx
2026-03-10 16:02
2002-09-27_JP2002280490A_发明专利_JP2002280490A Circuit board and its manufacturing method as well as semiconductor device using the same_+++A_F_G_c_o+++.docx
2026-03-10 16:02
2003-05-27_US6569604B_发明授权_US06569604B1 Blind via formation in a photoimageable dielectric material_+++A_C_F_O_b_d_g_k_m+++.docx
2026-03-10 16:02
2003-07-11_JP2003197811A_发明专利_JP2003197811A Glass substrate, manufacturing method thereof, wiring base board and semiconductor module_+++A_G_K_c+++.docx
2026-03-10 16:02
2004-02-26_US2004036170A_发明申请_US20040036170A1 Double bumping of flexible substrate for first and second level interconnects_+++A_B_C_D_F_G_O+++.docx
2026-03-10 16:02
2004-03-18_JP2004087737A_发明专利_JP2004087737A Printed wiring board for evaluation_+++A_C_K_g+++.docx
2026-03-10 16:02
2005-02-02_CN1574349A_发明公开_CN1574349A 大规模集成电路封装_+++A_C_G_M_N_b+++.docx
2026-03-10 16:02
2009-07-02_US2009166846A_发明申请_US20090166846A1 PASS-THROUGH 3D INTERCONNECT FOR MICROELECTRONIC DIES AND ASSOCIATED SYSTEMS AND METHODS_+++A_C_g_l+++.docx
2026-03-10 16:02
2010-04-27_US7704796B_发明授权_US07704796B2 Semiconductor device and method of forming recessed conductive vias in saw streets_+++A_B_F_O_g+++.docx
2026-03-10 16:03
2011-08-04_US2011186960A_发明申请_US20110186960A1 TECHNIQUES AND CONFIGURATIONS FOR RECESSED SEMICONDUCTOR SUBSTRATES_+++A_F_G_l+++.docx
2026-03-10 16:03
2011-08-04_US2011186998A_发明申请_US20110186998A1 RECESSED SEMICONDUCTOR SUBSTRATES_+++A_B_L_O_c_d_f_g+++.docx
2026-03-10 16:03
2011-08-31_CN102169841A_发明公开_CN102169841A 凹入的半导体基底和相关技术_+++A_C_G_k_l+++.docx
2026-03-10 16:03
2011-08-31_CN102169842A_发明公开_CN102169842A 用于凹陷的半导体基底的技术和配置_+++A_C_G_f_l+++.docx
2026-03-10 16:03
2011-11-16_TW201140713A_发明专利_TW201140713A 用於凹陷的半導體基底的技術和配置 TECHNIQUES AND CONFIGURATIONS FOR RECESSED SEMICONDUCTOR SUBSTRATES_+++A_G_l+++.docx
2026-03-10 16:03
2011-11-16_TW201140714A_发明专利_TW201140714A 凹入的半導體基底和相關技術 RECESSED SEMICONDUCTOR SUBSTRATES AND ASSOCIATED TECHNIQUES_+++A_B_C_G_L_O+++.docx
2026-03-10 16:03
2011-11-16_TW201140768A_发明专利_TW201140768A 凹陷的半導體基底 RECESSED SEMICONDUCTOR SUBSTRATES_+++A_B_F_G_L_O_c_d_p+++.docx
2026-03-10 16:03
2011-11-17_WO2011097089A_发明申请_WO2011097089A2 RECESSED SEMICONDUCTOR SUBSTRATES_+++A_B_L_O_f_g+++.docx
2026-03-10 16:03
2012-09-19_CN102687255A_发明公开_CN102687255A 凹陷半导体衬底_+++A_B_F_G_L_O_c+++.docx
2026-03-10 16:03
2012-10-18_US2012261787A_发明申请_US20120261787A1 PASSIVE DEVICES FABRICATED ON GLASS SUBSTRATES, METHODS OF MANUFACTURE AND DESIGN STRUCTURES_+++A_C_K_e_g_h_i_j+++.docx
2026-03-10 16:03
2012-12-17_KR1020120135897A_发明公开_KR1020120135897A 리세스된 반도체 기판_+++A_B_G_L_O+++.docx
2026-03-10 16:03
2013-01-31_US2013026609A_发明申请_US20130026609A1 PACKAGE ASSEMBLY INCLUDING A SEMICONDUCTOR SUBSTRATE WITH STRESS RELIEF STRUCTURE_+++A_B_F_c_g+++.docx
2026-03-10 16:03
2013-05-23_WO2013072775A_发明申请_WO2013072775A2 PACKAGE ASSEMBLY INCLUDING A SEMICONDUCTOR SUBSTRATE WITH STRESS RELIEF STRUCTURE_+++A_B_F_O_c_d_g_p+++.docx
2026-03-10 16:03
2013-06-01_TW201322418A_发明专利_TW201322418A 包括具有應力消除結構的半導體基板的封裝組裝_+++A_B_F_O_c_g+++.docx
2026-03-10 16:03
2013-10-07_JP2013538010A_发明专利_JP2013538010A Integrated passive components and power amplifier_+++A_C_K_g+++.docx
2026-03-10 16:03
2014-05-08_US2014124961A_发明申请_US20140124961A1 TECHNIQUES AND CONFIGURATIONS FOR RECESSED SEMICONDUCTOR SUBSTRATES_+++A_F_G_L_b_c_o_p+++.docx
2026-03-10 16:03
2014-10-08_CN102723306B_发明授权_CN102723306B 一种利用穿硅通孔的微波多芯片封装结构及其制作方法_+++A_B_C_e_g_i+++.docx
2026-03-10 16:03
US2013113448A1_Description_20260223_1512_+++A_C_E_I_K_g+++.docx
2026-03-10 16:03
未完成_+++A_E_I_b_c_d_f_g_k_o+++.docx
2026-03-10 16:03
US2013113448A1_Description_20260223_1512_+++A_C_E_I_K_g+++.docx

对比文件名称:US2013113448A1_Description_20260223_1512

目标专利名称:具有无源器件的低剖型封装CN106030782B

本次调用的模型名称:DeepSeek-R1

### 特征比对表格

技术特征描述与公开性判断结果对比文件原文引用公开性论述
**技术特征A**:包括:基板《直接公开》“所述互连元件包括由半导体、玻璃或陶瓷材料构成的区域,其构成了互连元件厚度的大部分。所述厚度通常小于1000微米。” (段落[0028])对比文件公开了“互连元件”或“微电子元件”,其包含半导体、玻璃或陶瓷材料并具有第一和第二表面,这实质上公开了目标专利中的“基板”。两者都作为承载无源/有源器件和互连结构的基础支撑结构,作用相同。因此,本领域技术人员能够毫无疑义地确定对比文件公开了“基板”这一特征。
**技术特征B**:在所述基板的第一表面中的第一凹陷《未公开》未发现相关内容。对比文件全文未提及在基板表面形成用于容纳互连(如焊球)的凹陷或盲孔结构。图1-3、8-10等所示的互连(如焊球)均直接设置在平坦的基板或元件表面上。该特征是目标专利实现低剖型封装的关键,用于将互连部分埋入基板以降低整体高度。对比文件未公开此结构。
**技术特征C**:多个第一穿基板通孔,所述第一穿基板通孔延伸穿过所述基板的非凹陷部分,《直接公开》“导电通孔...延伸在所述元件的厚度方向上” (段落[0024]);“导电通孔...延伸穿过半导体、玻璃或陶瓷区域的整个厚度” (段落[0030])。对比文件明确公开了“导电通孔”(conductive vias)延伸穿过微电子元件或互连元件(即基板)的厚度方向。由于对比文件中未公开任何“凹陷”,因此这些通孔必然是延伸穿过“基板的非凹陷部分”。这些通孔用于形成线圈电感器,与目标专利中用于形成嵌入式电感器的“第一穿基板通孔”作用相同。因此,该特征被直接公开。
**技术特征D**:所述多个第一穿基板通孔中的每一者在所述第一表面中毗邻所述第一凹陷的区域中具有第一端《未公开》未发现相关内容。该特征限定了穿基板通孔的端部位置“在第一表面中毗邻所述第一凹陷的区域中”。由于对比文件根本没有公开“第一凹陷”(特征B),因此无法满足通孔端部与凹陷的毗邻关系。该特征未被公开。
**技术特征E**:,其中所述多个第一穿基板通孔中的一个通孔通过所述基板的相对第二表面上的导体与所述多个第一穿基板通孔中的另一通孔耦合以形成嵌入式电感器《直接公开》“所述线圈电感器包括...第一导电线路沿所述第一表面延伸,以及第二导电线路沿所述第二表面延伸。” (段落[0024]);“所述线圈电感器包括导电通孔...第一导电线路...和第二导电线路...” (段落[0027])。图4具体展示了线圈结构,其中通过第二表面(或第一表面)上的导电线路(424A, 424B等)将多个通孔(426A, 426B等)连接起来形成连续的螺旋电感。对比文件明确公开了在基板(微电子/互连元件)的相对第二表面(以及第一表面)上设置有导电线路,这些线路将多个延伸穿过基板的导电通孔(相当于第一穿基板通孔)电连接起来,从而形成线圈电感器。这完全对应于目标专利中通过基板第二表面上的导体将两个穿基板通孔耦合形成“嵌入式电感器”的技术方案。两者作用完全相同,都是构成三维电感结构。因此,该特征被直接公开。
**技术特征F**:所述器件的第一互连,所述第一互连被包括在所述第一凹陷内并且被耦合至所述第一凹陷《未公开》“所述终端可以包括附着其上的键合金属或键合材料,用于将所述终端与外部组件(例如电路板150)的对应触点连接。” (段落[0026]);“所述微电子元件110...包含位于朝向所述封装基板102的表面的接触区域阵列111。” (段落[0025])。图1-3示出了焊球等互连结构。对比文件确实公开了用于连接外部组件(如电路板)的互连结构(如焊球、端子)。然而,对比文件中的这些互连结构是设置在基板平坦表面上的(如图1中的104),并未被“包括在所述第一凹陷内”。目标专利将互连置于凹陷内是实现低剖面高度的核心手段。因此,对比文件未公开“被包括在凹陷内”这一限定条件。
**技术特征G**:以及在所述基板的第一表面上的重分布层,其中所述重分布层被配置成将所述第一互连电耦合至所述多个第一穿基板通孔之一。《隐含公开》“所述微电子元件110可以是...具有附加导电结构(例如导电重分布层)在其上的半导体芯片。” (段落[0025]);“所述互连元件210可以包括导电穿通孔228,其电连接朝向所述微电子元件的接触221与所述第一表面212上的接触213...” (段落[0028])。图1-2示出了互连(终端/接触)与基板上的导电结构(可能包括重分布功能)及通孔之间的电连接路径。对比文件虽然没有明确使用“重分布层(RDL)”这一术语,但本领域技术人员能够从描述中合理推断出其存在。说明书[0025]段提到微电子元件上可以有“导电重分布层”。更重要的是,为了实现互连(如端子104、接触213)与内部穿通孔(如228)及电感器之间的电连接,在基板表面必然需要具有布线功能的导电层,该层将表面互连点重新分布并连接至内部的通孔。这完全符合“重分布层”的功能定义:在基板表面进行布线,将互连电耦合至穿基板通孔。因此,该特征被隐含公开。
**技术特征H**:其特征在于,进一步包括:电容器,所述电容器毗邻所述基板的对向的第二表面,其中第二穿基板通孔电耦合至所述电容器。《未公开》未发现相关内容。对比文件全文专注于线圈电感器的结构和制造,完全没有提及任何电容器结构,更没有提及电容器毗邻基板第二表面并通过(第二)穿基板通孔电耦合。该特征是目标专利中与电感器并列的另一无源器件集成方案,未被对比文件公开。
**技术特征I**:其特征在于,所述嵌入式电感器包括至少两个所述多个第一穿基板通孔。《直接公开》“所述线圈电感器包括...多个导电通孔...” (段落[0024])。图4、5、6、7等图示的线圈电感器结构明确由多个导电通孔(vias)构成。根据电磁学原理和对比文件描述的线圈结构(如螺旋、双螺旋、环形),一个完整的线圈电感器必须包含至少两个通孔以形成电流回路。对比文件图4明确展示了由多个通孔(426A', 426A, 426B等)连接构成的电感器。因此,本领域技术人员能够毫无疑义地确定对比文件公开的“嵌入式电感器”(即线圈电感器)必然包括至少两个穿基板通孔。该特征被直接公开。
**技术特征J**:其特征在于,所述嵌入式电感器包括多个嵌入式电感器。《未公开》未发现相关内容。对比文件的各个实施例(如图1、2、3、4等)均只描述或展示了一个线圈电感器。说明书中没有提及或暗示在同一个基板或元件上集成多个独立的电感器。因此,该特征未被公开。
**技术特征K**:其特征在于,所述基板包括玻璃基板,并且其中所述第一互连包括焊球。《直接公开》“所述互连元件210...通常包括构成半导体、玻璃或陶瓷材料区域的区域...” (段落[0028]);“所述终端可以包括附着其上的键合金属或键合材料...例如焊料...” (段落[0026])。图1-3示出了焊球互连。对比文件明确公开了互连元件可以包括玻璃材料(玻璃基板)。同时,也公开了用于连接外部组件的互连可以采用焊料(即焊球)。虽然对比文件中的焊球未置于凹陷中,但其作为“第一互连”的类型(焊球)与基板材料类型(玻璃)的组合已被明确公开。因此,该特征被直接公开。
**技术特征L**:其特征在于,所述基板包括半导体基板,并且其中所述第一互连包括金属柱。《未公开》“所述微电子元件110可以是半导体芯片...” (段落[0025])。对比文件公开了基板可以是半导体基板(半导体芯片)。然而,对比文件中描述和图示的互连均为焊球(solder)或类似的键合金属,并未提及“金属柱”(metal pillar)这种特定类型的互连。因此,该组合特征(半导体基板+金属柱)未被公开。
**技术特征M**:其特征在于,所述基板包括有机基板,并且其中所述第一互连包括焊球。《未公开》未发现相关内容。对比文件列举的基板材料为“半导体、玻璃或陶瓷”(见[0028]段),并未提及“有机基板”。因此,该组合特征(有机基板+焊球)未被公开。
**技术特征N**:其特征在于,所述基板包括有机基板,并且其中所述第一互连包括焊球。《未公开》未发现相关内容。同特征M。对比文件未提及有机基板,该组合特征未被公开。
**技术特征O**:其特征在于,进一步包括:在所述基板的第一表面中的第二凹陷《未公开》未发现相关内容。同特征B,对比文件未公开任何凹陷结构。因此,“第二凹陷”也未被公开。
**技术特征P**:以及所述器件的第二互连,所述第二互连被包括在所述第二凹陷内并且被耦合至所述第二凹陷,其中所述第二互连包括仅具有关于将所述器件紧固到电路板的机械功能的焊球。《未公开》未发现相关内容。对比文件未公开任何凹陷结构(特征B、O),因此不可能存在“被包括在第二凹陷内”的第二互连。此外,对比文件也未区分互连的“仅机械功能”和电功能。该特征未被公开。

<<<A>>><<<C>>><<<E>>><<<I>>><<<K>>><<<g>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE