**对比文件名称：** US6714112B2 (Silicon-based inductor with varying metal-to-metal conductor spacing)
**目标专利名称：** CN105493208B (具有变化厚度的电感器)
**本次调用模型名称：** 专利创造性评估模型
### 特征比对表格
| 技术特征描述及公开性判断 | 对比文件原文引用 | 公开性论述 |
| **技术特征A：包括基板** <br>《直接公开》 | 说明书第【0002】段：“FIG. 1A ... the conventional spiral inductor 102 design, the inductor 102 is planar and fabricated on a highly conductive silicon substrate 104.” <br>说明书第【0006】段：“...inductors 102 are built on such substrates 104.” | 对比文件明确公开了电感器（102）制作在硅基板（104）上。基板在对比文件中起到支撑和承载电感器的作用，与目标专利中基板（102）的作用相同。本领域技术人员能够毫无疑义地确定对比文件公开了“基板”这一技术特征。 |
| **技术特征B：以及布置在所述基板上的螺旋电感器，所述螺旋电感器是梯度层堆叠电感器** <br>《未公开》 | 说明书第【0014】段：“FIG. 7 illustrates an embodiment of a stacked inductor 102...” <br>说明书第【0013】段：“...circular, polygonal, or elliptical spiral inductors 102 or the like may be used. Other embodiment provides for stacked, as well as copper inductors.” | 对比文件确实公开了“堆叠（stacked）电感器”，如图7所示。然而，目标专利的“梯度层堆叠电感器”特指电感器在垂直于基板方向上的厚度根据梯度（从内匝到外匝单调递增）而变化的特定结构。对比文件的堆叠电感器（图7）描述的是多个螺旋层，其核心发明点在于“匝间距（spacing between the turns）从内到外递减”（见第【0012】段），并未描述或暗示各层螺旋或其组合体在垂直于基板方向上的“厚度”存在从内匝到外匝的梯度变化。两者解决的技术问题（匝间距 vs. 匝厚度）和采用的技术手段不同。因此，对比文件未公开“梯度层堆叠电感器”这一特定类型的螺旋电感器。 |
| **技术特征C：其中所述螺旋电感器的最内匝的第一部分具有在垂直于所述基板的方向上的第一厚度** <br>《未公开》 | 无相应描述。 | 目标专利的核心在于电感器导体在“垂直于基板方向上的厚度”变化。对比文件全文均未提及或描述电感器导体（或匝）在Z轴方向（垂直于基板）的“厚度（thickness）”存在变化。对比文件关注的是平面内（X-Y方向）的“匝间距（spacing）”和“匝宽度（width）”的变化（如图4A、6）。因此，对比文件未公开关于“最内匝第一部分具有第一厚度”的技术特征。 |
| **技术特征D：所述最内匝的第二部分具有在垂直于所述基板的方向上的第二厚度** <br>《未公开》 | 无相应描述。 | 理由同技术特征C。对比文件未涉及电感器导体在Z轴方向厚度的任何描述，更未区分最内匝不同部分具有不同厚度。 |
| **技术特征E：其中所述第二厚度大于所述第一厚度** <br>《未公开》 | 无相应描述。 | 理由同技术特征C、D。由于对比文件未公开厚度特征，因此厚度之间的比较关系也无从谈起。 |
| **技术特征F：所述螺旋电感器的所述最内匝的第三部分具有在垂直于所述基板的方向上的第三厚度** <br>《未公开》 | 无相应描述。 | 理由同技术特征C。对比文件未公开关于匝的厚度划分。 |
| **技术特征G：其中所述第三厚度大于所述第一厚度和所述第二厚度** <br>《未公开》 | 无相应描述。 | 理由同技术特征E。对比文件未公开厚度特征及其比较关系。 |
| **技术特征H：并且所述螺旋电感器在垂直于所述基板的方向上的厚度根据所述最内匝中从所述第一厚度到所述第三厚度的梯度而增大** <br>《未公开》 | 无相应描述。 | 这是目标专利的核心技术特征，即电感器在Z轴方向的厚度呈梯度变化。对比文件从未描述过这种垂直于基板的厚度梯度。其描述的“梯度”或“逐渐变化”（如“decreases gradually”）均指平面内的匝间距（spacing）（见第【0012】段），与厚度无关。因此，该特征未被公开。 |
| **技术特征I：其特征在于：所述螺旋电感器包括第一导电螺旋和第二导电螺旋，其中所述第一导电螺旋覆盖所述第二导电螺旋，所述最内匝的所述第一部分包括所述第二导电螺旋的第一端部且不覆盖所述第一导电螺旋，所述最内匝的所述第三部分包括所述第一导电螺旋的第一端部和所述第二导电螺旋的一部分，并且所述导电螺旋的最外匝的一部分包括所述第二导电螺旋的一部分和所述第一导电螺旋的一部分。** <br>《未公开》 | 说明书第【0014】段：“FIG. 7 illustrates an embodiment of a stacked inductor 102 with each of the three spirals in successive layers...” | 对比文件图7公开了一个堆叠电感器，包含多个螺旋层（可视为多个导电螺旋）。然而，目标专利特征I详细限定了两个导电螺旋之间特定的覆盖关系和在不同匝部分的组成关系，其目的是为了实现和定义前述的“厚度梯度”变化。对比文件虽然公开了堆叠的螺旋，但并未描述这些螺旋层之间具有如特征I所述的、用于构建特定厚度分布（如第一部分仅有一层，第三部分有两层）的覆盖和组成关系。对比文件中堆叠各层的目的主要是为了增加电感量或实现其他布局优化（如变化匝间距），而非特意构造出最内匝不同部分具有不同层数（即不同厚度）的结构。因此，该具体结构特征未被公开。 |
| **技术特征J：其特征在于，所述第二导电螺旋的第一长度大于所述第一导电螺旋的第二长度。** <br>《未公开》 | 无相应描述。 | 对比文件未描述堆叠电感器中不同螺旋层之间长度的具体关系。图7所示的堆叠电感器，各螺旋层在外观上可能大小相似，但说明书并未明确其长度关系，也未将其与厚度梯度变化相关联。因此，该特征未被公开。 |
| **技术特征K：其特征在于，所述螺旋电感器进一步包括在所述第二导电螺旋与所述第一导电螺旋之间的导电层，其中所述最内匝的所述第二部分包括所述第二导电螺旋的一部分和所述导电层的第一端部且不覆盖所述第一导电螺旋。** <br>《未公开》 | 无相应描述。 | 对比文件中的堆叠电感器（图7）在螺旋层之间是“intermetal dielectric”（层间电介质，716a, 716b, 716c），这是绝缘层，而非“导电层”。目标专利的“导电层”是用于参与构成导电通路并实现厚度阶梯变化的功能性导体。对比文件未公开在两层导电螺旋之间插入一个“导电层”的结构。因此，该特征未被公开。 |
| **技术特征L：其特征在于，所述导电层包括非连续螺旋。** <br>《未公开》 | 无相应描述。 | 对比文件未公开“导电层”，更未公开该导电层具有“非连续螺旋”的形状。所有描述的螺旋（102）都是连续的。因此，该特征未被公开。 |
| **技术特征M：其特征在于，所述导电层包括输入引线、输出引线、或其组合。** <br>《未公开》 | 说明书第【0002】段：“FIG. 1 also shows the inductor's underpass 111 connected to the spiral by vias 113.” | 对比文件公开了“underpass”（下穿引线，111）作为连接线。然而，目标专利特征M限定的是“导电层”包括引线。由于对比文件未公开“导电层”（见特征K、L），因此“导电层包括引线”这一具体组合特征也未被公开。对比文件的引线（underpass）是独立的连接结构，并非一个导电层的一部分。 |
| **技术特征N：其特征在于，进一步包括形成在所述第二导电螺旋与所述第一导电螺旋之间的钝化层。** <br>《直接公开》 | 说明书第【0014】段：“FIG. 7 ... with each of the three spirals in successive layers of intermetal dielectric (716a, 716b, 716c)...” | 对比文件图7明确示出了堆叠螺旋层之间的“intermetal dielectric”（层间电介质，716a, 716b, 716c）。在半导体制造领域，“层间电介质”通常由绝缘材料（如氧化物、氮化物）构成，其作用包括电气隔离和平坦化，这与目标专利中“钝化层”的作用（绝缘、保护）实质相同。本领域技术人员能够毫无疑义地将对比文件中的“层间电介质”视为一种钝化层或绝缘层。因此，该特征被直接公开。 |
| **技术特征O：其特征在于，所述第二导电螺旋通过延伸穿过所述钝化层的一部分的通孔电连接至所述第一导电螺旋。** <br>《直接公开》 | 说明书第【0002】段：“...connected to the spiral by vias 113.” <br>说明书第【0014】段：“An underpass 111 is connected by vias 113 in a dielectric layer 718.” | 对比文件多次提及并图示了“vias”（通孔，113）用于连接不同的导电层（如连接螺旋与下穿引线）。在图7的堆叠电感器语境下，虽然未明确画出连接各螺旋层的通孔，但本领域技术人员根据半导体互连的常识和对比文件已公开的通孔使用方式，能够毫无疑义地理解堆叠的螺旋层之间需要通过通孔进行电连接以实现螺旋的连续性。这种通孔穿过层间电介质（钝化层）进行连接是必然的。因此，该特征被直接公开。 |
| **技术特征P：其特征在于，所述最内匝在垂直于所述基板的方向上的厚度从所述最内匝的所述第一部分到所述最内匝的所述第二部分单调递增。** <br>《未公开》 | 无相应描述。 | 该特征是对厚度梯度变化的具体描述。如前述多个特征所述，对比文件从未涉及电感器在垂直于基板方向上的厚度变化，因此“厚度单调递增”这一特征也未被公开。 |
<<<A>>><<<N>>><<<O>>>