返回项目页面
对比文件列表
1993-05-25_US5214308A_发明授权_US5214308A Substrate for packaging a semiconductor device_+++A_b+++.docx
2026-03-10 16:02
1993-10-29_None_发明专利_JPH05283595A Manufacture of lead frame material_+++A+++.docx
2026-03-10 16:02
1997-06-20_None_发明专利_JPH09162527A Printed board for mounting bga thereon_+++A_B_F_O_m+++.docx
2026-03-10 16:02
1998-06-26_None_发明专利_JPH10173296A Manufacture of printed wiring board_+++A_B_F_M_N+++.docx
2026-03-10 16:02
1998-12-22_None_发明专利_JPH10340929A Wiring board for mounting electronic part_+++A_B_F_K_M_N_c_g+++.docx
2026-03-10 16:02
2000-03-03_JP2000068399A_发明专利_JP2000068399A Semiconductor device_+++A_B_C_D_F_M_N_O_g+++.docx
2026-03-10 16:02
2000-08-29_US6111309A_发明授权_US6111309A Semiconductor device_+++A_B_C_F_G+++.docx
2026-03-10 16:02
2001-09-21_JP2001254663A_发明专利_JP2001254663A Power plant and transmission gear_+++A+++.docx
2026-03-10 16:02
2002-09-27_JP2002280490A_发明专利_JP2002280490A Circuit board and its manufacturing method as well as semiconductor device using the same_+++A_F_G_c_o+++.docx
2026-03-10 16:02
2003-05-27_US6569604B_发明授权_US06569604B1 Blind via formation in a photoimageable dielectric material_+++A_C_F_O_b_d_g_k_m+++.docx
2026-03-10 16:02
2003-07-11_JP2003197811A_发明专利_JP2003197811A Glass substrate, manufacturing method thereof, wiring base board and semiconductor module_+++A_G_K_c+++.docx
2026-03-10 16:02
2004-02-26_US2004036170A_发明申请_US20040036170A1 Double bumping of flexible substrate for first and second level interconnects_+++A_B_C_D_F_G_O+++.docx
2026-03-10 16:02
2004-03-18_JP2004087737A_发明专利_JP2004087737A Printed wiring board for evaluation_+++A_C_K_g+++.docx
2026-03-10 16:02
2004-07-22_JP2004207542A_发明专利_JP2004207542A Package for storing light emitting element and light emitting device_+++A_B+++.docx
2026-03-10 16:02
2004-09-30_JP2004273622A_发明专利_JP2004273622A Method for manufacturing connector substrate_+++A_H+++.docx
2026-03-10 16:02
2005-02-02_CN1574349A_发明公开_CN1574349A 大规模集成电路封装_+++A_C_G_M_N_b+++.docx
2026-03-10 16:02
2005-10-06_JP2005274338A_发明专利_JP2005274338A Combustion pressure sensor_+++A+++.docx
2026-03-10 16:02
2008-04-30_JP4082220B_发明专利_JP4082220B2 Wiring board, a method of manufacturing a semiconductor module and semiconductor module_+++A_b_c_k_l_m_n_o+++.docx
2026-03-10 16:02
2009-01-07_JP4205919B_发明专利_JP4205919B2 Address of the plasma display panel - reset in display simultaneous driving method method_+++A+++.docx
2026-03-10 16:02
2009-07-02_US2009166396A_发明申请_US20090166396A1 MICROBALL ATTACHMENT USING SELF-ASSEMBLY FOR SUBSTRATE BUMPING_+++A_B_F_o+++.docx
2026-03-10 16:02
2009-07-02_US2009166846A_发明申请_US20090166846A1 PASS-THROUGH 3D INTERCONNECT FOR MICROELECTRONIC DIES AND ASSOCIATED SYSTEMS AND METHODS_+++A_C_g_l+++.docx
2026-03-10 16:02
2009-10-01_JP2009224567A_发明专利_JP2009224567A Structure, printed circuit board_+++A_C_J_e_i+++.docx
2026-03-10 16:02
2010-04-27_US7704796B_发明授权_US07704796B2 Semiconductor device and method of forming recessed conductive vias in saw streets_+++A_B_F_O_g+++.docx
2026-03-10 16:03
2011-06-23_JP2011124382A_发明专利_JP2011124382A Printed wiring board, printed wiring board unit, and electronic device_+++A_B_F_M_N_o+++.docx
2026-03-10 16:03
2011-07-21_JP2011142203A_发明专利_JP2011142203A Substrate and wiring method for substrate_+++A_B_O+++.docx
2026-03-10 16:03
2011-08-04_US2011186960A_发明申请_US20110186960A1 TECHNIQUES AND CONFIGURATIONS FOR RECESSED SEMICONDUCTOR SUBSTRATES_+++A_F_G_l+++.docx
2026-03-10 16:03
2011-08-04_US2011186992A_发明申请_US20110186992A1 RECESSED SEMICONDUCTOR SUBSTRATES AND ASSOCIATED TECHNIQUES_+++A_l+++.docx
2026-03-10 16:03
2011-08-04_US2011186998A_发明申请_US20110186998A1 RECESSED SEMICONDUCTOR SUBSTRATES_+++A_B_L_O_c_d_f_g+++.docx
2026-03-10 16:03
2011-08-31_CN102169841A_发明公开_CN102169841A 凹入的半导体基底和相关技术_+++A_C_G_k_l+++.docx
2026-03-10 16:03
2011-08-31_CN102169842A_发明公开_CN102169842A 用于凹陷的半导体基底的技术和配置_+++A_C_G_f_l+++.docx
2026-03-10 16:03
2011-11-10_US2011271562A_发明申请_US20110271562A1 Tiltable Bucket Attachment_+++A_a+++.docx
2026-03-10 16:03
2011-11-16_TW201140713A_发明专利_TW201140713A 用於凹陷的半導體基底的技術和配置 TECHNIQUES AND CONFIGURATIONS FOR RECESSED SEMICONDUCTOR SUBSTRATES_+++A_G_l+++.docx
2026-03-10 16:03
2011-11-16_TW201140714A_发明专利_TW201140714A 凹入的半導體基底和相關技術 RECESSED SEMICONDUCTOR SUBSTRATES AND ASSOCIATED TECHNIQUES_+++A_B_C_G_L_O+++.docx
2026-03-10 16:03
2011-11-16_TW201140768A_发明专利_TW201140768A 凹陷的半導體基底 RECESSED SEMICONDUCTOR SUBSTRATES_+++A_B_F_G_L_O_c_d_p+++.docx
2026-03-10 16:03
2011-11-17_WO2011097089A_发明申请_WO2011097089A2 RECESSED SEMICONDUCTOR SUBSTRATES_+++A_B_L_O_f_g+++.docx
2026-03-10 16:03
2012-08-30_US2012217289A_发明申请_US20120217289A1 Flux Composition and Techniques for Use Thereof_+++A+++.docx
2026-03-10 16:03
2012-09-19_CN102687255A_发明公开_CN102687255A 凹陷半导体衬底_+++A_B_F_G_L_O_c+++.docx
2026-03-10 16:03
2012-10-10_CN102723306A_发明公开_CN102723306A 一种利用穿硅通孔的微波多芯片封装结构及其制作方法_+++A_B_C_d_e_i+++.docx
2026-03-10 16:03
2012-10-18_US2012261787A_发明申请_US20120261787A1 PASSIVE DEVICES FABRICATED ON GLASS SUBSTRATES, METHODS OF MANUFACTURE AND DESIGN STRUCTURES_+++A_C_K_e_g_h_i_j+++.docx
2026-03-10 16:03
2012-12-17_KR1020120135897A_发明公开_KR1020120135897A 리세스된 반도체 기판_+++A_B_G_L_O+++.docx
2026-03-10 16:03
2013-01-31_US2013026609A_发明申请_US20130026609A1 PACKAGE ASSEMBLY INCLUDING A SEMICONDUCTOR SUBSTRATE WITH STRESS RELIEF STRUCTURE_+++A_B_F_c_g+++.docx
2026-03-10 16:03
2013-05-23_WO2013072775A_发明申请_WO2013072775A2 PACKAGE ASSEMBLY INCLUDING A SEMICONDUCTOR SUBSTRATE WITH STRESS RELIEF STRUCTURE_+++A_B_F_O_c_d_g_p+++.docx
2026-03-10 16:03
2013-06-01_TW201322418A_发明专利_TW201322418A 包括具有應力消除結構的半導體基板的封裝組裝_+++A_B_F_O_c_g+++.docx
2026-03-10 16:03
2013-10-07_JP2013538010A_发明专利_JP2013538010A Integrated passive components and power amplifier_+++A_C_K_g+++.docx
2026-03-10 16:03
2014-04-09_EP2717282A_发明公开_EP2717282A1 VARIABLE CAPACITANCE CAPACITOR_+++A+++.docx
2026-03-10 16:03
2014-05-08_US2014124961A_发明申请_US20140124961A1 TECHNIQUES AND CONFIGURATIONS FOR RECESSED SEMICONDUCTOR SUBSTRATES_+++A_F_G_L_b_c_o_p+++.docx
2026-03-10 16:03
2014-06-12_US2014159850A_发明申请_US20140159850A1 INDUCTOR FORMED IN SUBSTRATE_+++A_J_K_M_N+++.docx
2026-03-10 16:03
2014-10-08_CN102723306B_发明授权_CN102723306B 一种利用穿硅通孔的微波多芯片封装结构及其制作方法_+++A_B_C_e_g_i+++.docx
2026-03-10 16:03
2014-10-16_US2014306350A_发明申请_US20140306350A1 METHOD OF MANUFACTURING THROUGH-GLASS VIAS_+++A_B_c_d_o+++.docx
2026-03-10 16:03
2015-03-04_CN102687255B_发明授权_CN102687255B 凹陷半导体衬底_+++A_B_L_O+++.docx
2026-03-10 16:03
2015-07-02_JP2013219182A_发明专利_JP2013219182A5 JP2013219182A5 - Printed circuit board and the printed circuit board_+++A_B+++.docx
2026-03-10 16:03
2018-05-09_JP6318540B_发明专利_JP6318540B2 磁気記録媒体_+++A+++.docx
2026-03-10 16:03
US2003205799A1_Description_20260223_1511_+++A+++.docx
2026-03-10 16:03
US2004183205A1_Description_20260223_1512_+++A_C_m_n+++.docx
2026-03-10 16:03
US2004184219A1_Description_20260223_1512_+++A_B_C_O_d_h+++.docx
2026-03-10 16:03
US2013113448A1_Description_20260223_1512_+++A_C_E_I_K_g+++.docx
2026-03-10 16:03
WO2007129526A1_Description_20260223_1512_+++A_c_j+++.docx
2026-03-10 16:03
未完成_+++A_E_I_b_c_d_f_g_k_o+++.docx
2026-03-10 16:03
2011-08-04_US2011186960A_发明申请_US20110186960A1 TECHNIQUES AND CONFIGURATIONS FOR RECESSED SEMICONDUCTOR SUBSTRATES_+++A_F_G_l+++.docx

# 特征比对与分析报告

**对比文件名称**:2011-08-04_US2011186960A_发明申请_US20110186960A1 TECHNIQUES AND CONFIGURATIONS FOR RECESSED SEMICONDUCTOR SUBSTRATES

**目标专利名称**:具有无源器件的低剖型封装 (CN106030782B)

**模型名称**:DeepSeek-R1

## 特征比对表格

技术特征描述与公开性判断结果对比文件原文引用公开性论述
**技术特征A:包括:基板** <br> **《直接公开》**[0017] "a semiconductor substrate 102... the bulk of the material of the semiconductor substrate 102 is a semiconductor material such as, for example, silicon (Si)."对比文件明确公开了其装置包括半导体基板(102)。其作用是作为封装结构的载体和支撑,与目标专利中基板(204)作为封装主体并承载其他元件的核心作用相同。因此,本领域技术人员能毫无疑义地得出对比文件公开了“基板”这一特征。
**技术特征B:在所述基板的第一表面中的第一凹陷** <br> **《未公开》**[0020] "a portion of the second surface A2 is recessed to provide a thickness, T, that facilitates the formation of one or more channels 104 through the semiconductor substrate 102." <br> [002E] "recessing the second surface A2 of the semiconductor substrate."对比文件公开的是对基板整体进行减薄(recessing),使整个第二表面(A2)凹陷,以利于形成贯穿通道(104)。这与目标专利中在第一表面(208)中形成的局部、独立的“凹陷”(214)在结构、位置和作用上均不相同。目标专利的凹陷是用于容纳互连的特定凹槽,而对比文件的“凹陷”是对整个基板厚度的减薄。因此,对比文件未公开该特征。
**技术特征C:多个第一穿基板通孔,所述第一穿基板通孔延伸穿过所述基板的非凹陷部分** <br> **《未公开》**[0031] "one or more channels 104, which may also be referred to as vias, are formed through the recessed surface (e.g., the second surface A2) of the semiconductor substrate 102." <br> [002F] "forming one or more channels 104 through the semiconductor substrate 102."对比文件公开了形成穿过基板(102)的通道(104),这些通道可被称为通孔。然而,这些通道是穿过**已减薄(凹陷后)** 的整个基板,其形成的前提是整个基板被减薄。目标专利的“第一穿基板通孔”(202a-d)明确强调延伸穿过“基板的非凹陷部分”,意在保持通孔长度以维持电感器性能(参见说明书[0027]段)。对比文件的通道贯穿的是减薄后的整体基板,其长度受限于减薄后的厚度,并未公开或暗示存在一个未被减薄(即非凹陷)的区域供通孔穿过。因此,对比文件未公开“延伸穿过所述基板的非凹陷部分”这一限定。
**技术特征D:所述多个第一穿基板通孔中的每一者在所述第一表面中毗邻所述第一凹陷的区域中具有第一端** <br> **《未公开》**[0031] "The one or more channels 104 generally provide an electrical and/or thermal pathway between the first surface A1 and the second surface A2 of the semiconductor substrate 102." <br> [002G] "removing portions of the dielectric film 105 exposed in the one or more channels 104 in order to expose the one or more redistribution layers 106."对比文件公开了通道(104)在第一表面(A1)具有端部,并暴露重分布层(106)。然而,目标专利的特征D限定了通孔的端部位于“第一表面中毗邻所述第一凹陷的区域中”。该限定与特征B、C紧密关联,要求通孔端部位于一个“凹陷”的旁边。由于对比文件未公开局部“凹陷”(特征B),其整个第二表面是整体减薄的,因此也就不存在“毗邻凹陷的区域”这一概念。对比文件通孔的端部位于未被减薄的第一表面(A1)的任何位置,而非特指一个与凹陷相邻的区域。因此,对比文件未公开该限定特征。
**技术特征E:其中所述多个第一穿基板通孔中的一个通孔通过所述基板的相对第二表面上的导体与所述多个第一穿基板通孔中的另一通孔耦合以形成嵌入式电感器** <br> **《未公开》**无相关描述。对比文件全文未提及任何电感器结构,也未提及通过基板第二表面上的导体将两个或更多穿基板通孔耦合在一起。目标专利的该特征是其核心发明点之一,即利用穿基板通孔和表面导体形成嵌入式电感器(如说明书[0007]、[0011]、[0025]段所述)。对比文件中的通道(104)仅用于将互连结构(114)电连接至重分布层(106),并未被配置或公开为用于形成电感器。因此,该特征未被对比文件公开。
**技术特征F:所述器件的第一互连,所述第一互连被包括在所述第一凹陷内并且被耦合至所述第一凹陷** <br> **《直接公开》**[0031] "One or more package interconnect structures 114 such as, for example, one or more solder balls or posts are disposed in the one or more channels 104..." <br> [0032] "The one or more package interconnect structures 114 are electrically coupled to the one or more redistribution layers 106 through the one or more channels 104."对比文件明确公开了封装互连结构(114,如焊球)被设置(disposed in)在通道(104)内,并通过通道电耦合至重分布层。虽然对比文件称其为“通道(channels)”而非“凹陷(recess)”,但其结构同样是基板中的凹槽/孔洞,用于容纳互连结构。其作用与目标专利中“凹陷”容纳“互连”完全相同。本领域技术人员能毫无疑义地认识到,对比文件中的“通道”即相当于目标专利中用于容纳互连的“凹陷”。因此,该特征被直接公开。
**技术特征G:以及在所述基板的第一表面上的重分布层,其中所述重分布层被配置成将所述第一互连电耦合至所述多个第一穿基板通孔之一。** <br> **《直接公开》**[0022] "one or more redistribution layers 106 are formed on the dielectric film 105 to route the electrical signals of the one or more dies 108... For example, the one or more redistribution layers 106 can provide electrical routing between the one or more dies and one or more package interconnect structures 114 disposed in the one or more channels 104." <br> [0032] "The one or more package interconnect structures 114 are electrically coupled to the one or more redistribution layers 106 through the one or more channels 104."对比文件明确公开了在基板第一表面(A1)上形成重分布层(106),并且其作用之一是将设置在通道(104)内的互连结构(114)电耦合至该通道。通道(104)在对比文件中即相当于穿基板通孔。因此,对比文件公开了“重分布层被配置成将第一互连电耦合至多个穿基板通孔之一”这一技术方案,其作用与目标专利中重分布层(220)将互连(212)电耦合至穿基板通孔(202)的作用相同。
**技术特征H:其特征在于,进一步包括:电容器,所述电容器毗邻所述基板的对向的第二表面,其中第二穿基板通孔电耦合至所述电容器。** <br> **《未公开》**无相关描述。对比文件全文未提及任何电容器结构,也未提及任何与“第二穿基板通孔”相关的概念。目标专利中“第二穿基板通孔”特指从凹陷底部延伸至第二表面的较短通孔,用于连接电容器以减小寄生效应(参见说明书[0027]段)。对比文件完全不涉及无源器件(如电容器)的集成。因此,该特征未被公开。
**技术特征I:其特征在于,所述嵌入式电感器包括至少两个所述多个第一穿基板通孔。** <br> **《未公开》**无相关描述。由于特征E(嵌入式电感器)未被对比文件公开,其进一步限定“包括至少两个第一穿基板通孔”自然也未被公开。对比文件中的通道(通孔)并未被配置或连接形成电感器。
**技术特征J:其特征在于,所述嵌入式电感器包括多个嵌入式电感器。** <br> **《未公开》**无相关描述。同特征I,由于基础的特征E未被公开,其进一步限定的“多个嵌入式电感器”也未被公开。
**技术特征K:其特征在于,所述基板包括玻璃基板,并且其中所述第一互连包括焊球。** <br> **《未公开》**[0017] "a semiconductor substrate 102, which is a substrate or interposer that substantially comprises a semiconductor material such as, for example, silicon (Si)." <br> [0031] "one or more package interconnect structures 114 such as, for example, one or more solder balls..."对比文件明确限定其基板为半导体基板(如硅),并未提及玻璃基板。虽然其互连结构可以是焊球,但基板材料的限定(玻璃)未被公开。目标专利说明书[0006]段明确将玻璃基板作为与半导体基板并列的一种实施方式。对比文件未公开该特定基板材料。
**技术特征L:其特征在于,所述基板包括半导体基板,并且其中所述第一互连包括金属柱。** <br> **《隐含公开》**[0017] "a semiconductor substrate 102, which is a substrate or interposer that substantially comprises a semiconductor material such as, for example, silicon (Si)." <br> [0031] "one or more package interconnect structures 114 such as, for example, one or more solder balls or **posts**..."对比文件明确公开了基板是半导体基板(如硅)。同时,对比文件公开了互连结构可以是“焊球或柱(posts)”。本领域技术人员公知,“金属柱”是封装互连的常见形式之一。因此,本领域技术人员可以从对比文件公开的“posts”以及封装互连的常规知识中,合理推断出使用“金属柱”作为互连结构的技术方案。因此,该特征被隐含公开。
**技术特征M:其特征在于,所述基板包括有机基板,并且其中所述第一互连包括焊球。** <br> **《未公开》**无相关描述。对比文件未提及有机基板。其基板明确为半导体材料(如硅)。目标专利说明书[0006]段将有机基板列为另一种可能的选择。对比文件未公开该特定基板材料。
**技术特征N:其特征在于,所述基板包括有机基板,并且其中所述第一互连包括焊球。** <br> **《未公开》**无相关描述。同特征M,对比文件未提及有机基板。该特征未被公开。
**技术特征O:其特征在于,进一步包括:在所述基板的第一表面中的第二凹陷** <br> **《未公开》**[0031] "one or more channels 104... are formed through the recessed second surface..."对比文件描述了在减薄后的基板中形成“一个或多个”通道(104),这些通道可以视为多个“凹陷”。然而,这些凹陷是用于容纳互连结构(114)的。目标专利中的“第二凹陷”及其容纳的“第二互连”具有特定限定(见特征P)。对比文件虽然公开了多个通道,但并未区分“第一凹陷”和“第二凹陷”,也未公开“第二凹陷”中的互连具有如特征P所限定的特殊功能。因此,对比文件未公开目标专利中具有特定功能和关系的“第二凹陷”。
**技术特征P:以及所述器件的第二互连,所述第二互连被包括在所述第二凹陷内并且被耦合至所述第二凹陷,其中所述第二互连包括仅具有关于将所述器件紧固到电路板的机械功能的焊球。** <br> **《未公开》**无相关描述。对比文件未公开任何互连结构被限定为“仅具有关于将所述器件紧固到电路板的机械功能”。其所有互连结构(114)均用于电信号路由(参见[0022], [0031]段)。目标专利说明书[0036]-[0037]段描述了这种仅用于机械固定的焊球。该特征未被对比文件公开。

<<<A>>><<<F>>><<<G>>><<<l>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE