非显而易见法律服务网

技术特征描述以及公开性判断结果	对比文件原文引用	公开性论述
技术特征A：《直接公开》	[0025] 段: "The spiral inductor comprises ... in which the insulating layer is disposed on a substrate 200. The substrate 200 may include a silicon substrate or other well-known semiconductor substrate."	对比文件明确公开了螺旋电感器包含设置在绝缘层上的基板200，并且基板可以是硅衬底或其他已知的半导体衬底。这与目标专利权利要求中的“基板”技术特征完全相同，并且在该对比文件中同样作为电感器的物理支撑基础。因此，本领域技术人员能够毫无疑义地得出对比文件公开了“基板”这一技术特征。
技术特征B：《未公开》<br>布置在所述基板上的螺旋电感器，所述螺旋电感器是梯度层堆叠电感器。	[0024] 段: "The invention relates to a spiral inductor with a multi-trace structure, comprising a spiral conductive trace with multiple turns." <br>[0025] 段: "The spiral inductor comprises a spiral conductive trace 201 with multiple turns embedded in an insulating layer..."	对比文件公开了布置在基板上的螺旋电感器（如螺旋导电迹线201）。然而，目标专利明确限定其螺旋电感器为“梯度层堆叠电感器”，这是一种厚度沿最内匝呈梯度（连续）变化的特定结构。对比文件描述的是“多迹线结构”，其核心在于通过添加一个或多个平行的单匝螺旋导电迹线（如203或221）来与主螺旋的特定匝（最内匝或最外匝）并联连接，以提高Q值。对比文件全文均未提及或暗示电感器在垂直于基板方向上的厚度存在变化，更没有描述“梯度层堆叠”这一厚度连续变化的特定结构。因此，该技术特征未被对比文件直接或隐含公开。
技术特征C：《未公开》<br>其中所述螺旋电感器的最内匝的第一部分具有在垂直于所述基板的方向上的第一厚度。	无对应内容	对比文件描述了螺旋导电迹线201的尺寸，例如线宽S（[0027]段），但从未讨论或提及导电迹线在垂直于基板方向上的“厚度”，也未对最内匝的某一部分的厚度进行限定。目标专利中定义的“厚度”是其减少涡流损耗、实现梯度层堆叠的核心维度。对比文件缺乏任何关于“厚度”的信息，因此本领域技术人员无法从中得出该技术特征。
技术特征D：《未公开》<br>所述最内匝的第二部分具有在垂直于所述基板的方向上的第二厚度。	无对应内容	同上。对比文件未公开任何关于最内匝在垂直方向上具有不同“厚度”部分的信息。
技术特征E：《未公开》<br>其中所述第二厚度大于所述第一厚度。	无对应内容	由于对比文件未公开任何关于“第一厚度”和“第二厚度”的信息，自然也无法得出两者的大小关系。
技术特征F：《未公开》<br>所述螺旋电感器的所述最内匝的第三部分具有在垂直于所述基板的方向上的第三厚度。	无对应内容	同上。对比文件未公开最内匝具有不同厚度的“第三部分”。
技术特征G：《未公开》<br>其中所述第三厚度大于所述第一厚度和所述第二厚度。	无对应内容	由于对比文件未公开“第一厚度”、“第二厚度”和“第三厚度”，因此无法得出它们之间的大小关系。
技术特征H：《未公开》<br>并且所述螺旋电感器在垂直于所述基板的方向上的厚度根据所述最内匝中从所述第一厚度到所述第三厚度的梯度而增大。	无对应内容	这是目标专利“梯度层堆叠电感器”的核心定义。对比文件的多迹线结构关注的是通过并联额外的导电迹线来改变电流路径和电磁场分布，以提高Q值。它完全没有涉及或暗示导电材料的“厚度”沿着螺旋（特别是最内匝）发生梯度变化。因此，该技术特征未被公开。
技术特征I：《未公开》<br>其特征在于：所述螺旋电感器包括第一导电螺旋和第二导电螺旋，其中所述第一导电螺旋覆盖所述第二导电螺旋，所述最内匝的所述第一部分包括所述第二导电螺旋的第一端部且不覆盖所述第一导电螺旋，所述最内匝的所述第三部分包括所述第一导电螺旋的第一端部和所述第二导电螺旋的一部分，并且所述导电螺旋的最外匝的一部分包括所述第二导电螺旋的一部分和所述第一导电螺旋的一部分。	[0028] 段: "Since the grounding second end 20 belongs the innermost turn of the spiral conductive trace 201 with multiple turns, there is a spiral conductive trace 203 with a single turn disposed outside the outermost turn of the spiral conductive trace 201 with multiple turns, and the spiral conductive trace 203 with a single turn is electrically connected in parallel to the innermost turn of the spiral conductive trace 201 with multiple turns." <br>图2A-2C	对比文件公开了包含多个匝的螺旋导电迹线201和单匝的螺旋导电迹线203。然而，目标专利技术特征I限定了非常具体的垂直堆叠结构：“第一导电螺旋覆盖第二导电螺旋”，意指两者在垂直方向上重叠。对比文件中的迹线201和203是平行且电连接的关系，如图2A所示，它们都嵌入在同一介电层204中，是共面的（或在不同金属层但通过插塞连接形成并联电路），而非一个在垂直方向上“覆盖”另一个。此外，特征I详细描述了不同厚度部分（第一部分、第三部分）分别由哪个导电螺旋的哪些端部或部分组成，这完全基于目标专利的“厚度变化”结构。对比文件完全没有这样的描述和结构。因此，该技术特征未被公开。
技术特征J：《未公开》<br>其特征在于，所述第二导电螺旋的第一长度大于所述第一导电螺旋的第二长度。	无对应内容	对比文件未对两个螺旋导电迹线（如201和203）的“长度”进行比较或定义。目标专利中的“长度”差异是实现厚度阶梯变化的一种方式。对比文件无此信息。
技术特征K：《未公开》<br>其特征在于，所述螺旋电感器进一步包括在所述第二导电螺旋与所述第一导电螺旋之间的导电层，其中所述最内匝的所述第二部分包括所述第二导电螺旋的一部分和所述导电层的第一端部且不覆盖所述第一导电螺旋。	无对应内容	目标专利中的“导电层”是介于两个导电螺旋之间、构成厚度变化一部分的导电结构。对比文件公开了“连接迹线（connecting traces）”如207、211、213、215，它们的功能是电连接两个平行的螺旋导电迹线（如连接201的最内匝和203）。这些连接迹线是互连结构，而非集成在螺旋本身中、作为其厚度一部分的“导电层”。对比文件未公开具有所述特定组成（包括第二导电螺旋的一部分和导电层端部）的“最内匝第二部分”。因此，未被公开。
技术特征L：《未公开》<br>其特征在于，所述导电层包括非连续螺旋。	无对应内容	对比文件未提及任何“导电层”，更不用说该导电层是否为“非连续螺旋”。
技术特征M：《未公开》<br>其特征在于，所述导电层包括输入引线、输出引线、或其组合。	[0027] 段: "...in which a signal output/input trace 209 is located at the first end 10 to serve as a signal output/input terminal." <br>[0030] 段: "...a signal output/input trace 205 is located at the second end 40 of the spiral conductive trace 203 with a single turn to serve as a signal output/input terminal."	对比文件公开了信号输入/输出引线（如209, 205）。然而，这些引线是连接到螺旋导电迹线端部的独立结构。目标专利技术特征M限定的是“导电层”本身包括输入/输出引线或其组合。由于对比文件未公开“导电层”这一元素，因此该限定特征也未被公开。
技术特征N：《隐含公开》<br>其特征在于，进一步包括形成在所述第二导电螺旋与所述第一导电螺旋之间的钝化层。	[0025] 段: "The insulating layer may comprise dielectric layers 202 and 204 successively disposed on the substrate 200." <br>[0026] 段: "The dielectric layers 202 and 204 may include silicon oxide, silicon nitride, or low-k dielectric material." <br>[0031] 段: "...by conductive plugs 210 and 220 disposed in the dielectric layer 202, respectively..."	对比文件明确描述了介电层（如202, 204）设置在基板上，并且导电插塞（如210, 220）穿过介电层以实现电连接。介电层在集成电路中通常起到绝缘、钝化和隔离不同金属层的作用。本领域技术人员熟知，在多金属层结构中，为了绝缘和防止短路，必然会在不同导电层（例如，对应目标专利中的第一和第二导电螺旋）之间设置绝缘/钝化层（如介电层202或204中的一部分）。虽然对比文件未明确使用“钝化层”一词，也未明确指出其位于两个特定的“导电螺旋”之间，但根据其公开的多层结构和导电插塞的存在，可以合理推断出不同导电层之间存在绝缘/钝化材料。因此，根据宽松的隐含公开标准，可以认为该技术特征被隐含公开。
技术特征O：《隐含公开》<br>其特征在于，所述第二导电螺旋通过延伸穿过所述钝化层的一部分的通孔电连接至所述第一导电螺旋。	[0031] 段: "...electrically connected between the innermost turn of the spiral conductive trace 201 with multiple turns and the spiral conductive trace 203 with a single turn by conductive plugs 210 and 220 disposed in the dielectric layer 202, respectively..." <br>图2B	对比文件公开了导电插塞（conductive plugs）210和220，它们穿过介电层202，将螺旋导电迹线201（可对应为第二导电螺旋）与连接迹线207（或直接与另一螺旋导电迹线203）电连接。这里的“导电插塞”在集成电路领域即相当于“通孔（via）”。虽然对比文件中的具体连接关系是迹线201通过插塞210连接到连接迹线207，再通过另一插塞220连接到迹线203，这与目标专利中直接通过通孔连接两个导电螺旋的表述略有不同，但核心的“通过穿过绝缘/钝化层的导电结构实现电连接”的技术手段已被公开。本领域技术人员可以从对比文件的插塞结构（例如210、220）合理推断出，在需要直接连接两个不同层上的导电螺旋时，可以使用类似的“通孔”结构。因此，该技术特征被隐含公开。
技术特征P：《未公开》<br>其特征在于，所述最内匝在垂直于所述基板的方向上的厚度从所述最内匝的所述第一部分到所述最内匝的所述第二部分单调递增。	无对应内容	该特征描述了最内匝厚度单调递增的梯度变化，是技术特征H的具体化。如上所述，对比文件未公开任何关于“厚度”变化的信息，因此该特征未被公开。